一种优化碳化硅MOSFET自对准工艺的方法技术

本发明专利技术公开了一种优化碳化硅MOSFET自对准工艺的方法，该方法仅通过使用一层P阱光罩刻蚀出第一离子注入区域，以用于形成P阱；再通过沉积、刻蚀等工艺在第一离子注入区域内形成第二离子注入区域，以用于形成叠层的NPlus区域和PPlus区域；最后通过刻蚀出深度大于所述NPlus区域深度且小于所述PPlus区域深度的沟槽，以在碳化硅基底上形成对应的PN结。该方法在形成所述P阱、NPlus区域和PPlus区域的过程中仅用了一层光罩，从而减少两次薄膜沉积、涂胶、曝光、显影、去胶等工艺，如此，极大地缩短加工周期，减少制造成本。

【技术实现步骤摘要】
一种优化碳化硅MOSFET自对准工艺的方法
本专利技术涉及半导体制造领域，尤其涉及一种优化碳化硅MOSFET自对准工艺的方法。
技术介绍
传统的碳化硅MOSFET的自对准工艺通常需要Pwell、NPlus、PPlus三层光罩，重复地进行薄膜沉积、光刻、刻蚀、离子注入等工艺，最终在碳化硅上形成对应的PN结，如图1所示。从成本角度，每多一层光罩，就会增加半导体器件的制造成本；从加工周期角度，每多一层光罩，就会增加大致7天的加工时间。因此，希望提供一种优化自对准沟槽刻蚀工艺的方法来优化上述自对准工艺，以缩短加工周期，减少制造成本。
技术实现思路
鉴于此，有必要提供一种优化碳化硅MOSFET自对准工艺的方法，能够省去使用NPlus和PPlus两层光罩，以减少对应的沉积、光刻、涂胶、曝光、显影、去胶等工艺，从而实现减少制造成本，缩短加工周期的目的。本专利技术为达上述目的所提出的技术方案如下：一种优化碳化硅MOSFET自对准工艺的方法，包括如下步骤：S1、提供一碳化硅基底，所述碳化硅基底的表面上淀积有第一本文档来自技高网...

【技术保护点】
1.一种优化碳化硅MOSFET自对准工艺的方法，其特征在于，包括如下步骤：/nS1、提供一碳化硅基底，所述碳化硅基底的表面上淀积有第一掩膜层；/nS2、通过P阱光罩对所述第一掩膜层进行光刻，以刻蚀出第一掩膜区域及第一离子注入区域，并通过所述第一掩膜区域，对所述第一离子注入区域注入AL离子，以形成P阱；/nS3、淀积第二掩膜层，并采用干法刻蚀的方法对所述第二掩膜层进行反刻形成第二离子注入区域及第二掩膜区域；/nS4、通过所述第二掩膜区域，对所述第二离子注入区域注入N离子，形成NPlus区域；/nS5、通过所述第二掩膜区域，对所述第二离子注入区域注入AL离子，形成PPlus区域，所述PPlus区域...

【技术特征摘要】
1.一种优化碳化硅MOSFET自对准工艺的方法，其特征在于，包括如下步骤：
S1、提供一碳化硅基底，所述碳化硅基底的表面上淀积有第一掩膜层；
S2、通过P阱光罩对所述第一掩膜层进行光刻，以刻蚀出第一掩膜区域及第一离子注入区域，并通过所述第一掩膜区域，对所述第一离子注入区域注入AL离子，以形成P阱；
S3、淀积第二掩膜层，并采用干法刻蚀的方法对所述第二掩膜层进行反刻形成第二离子注入区域及第二掩膜区域；
S4、通过所述第二掩膜区域，对所述第二离子注入区域注入N离子，形成NPlus区域；
S5、通过所述第二掩膜区域，对所述第二离子注入区域注入AL离子，形成PPlus区域，所述PPlus区域的注入深度大于所述NPlus区域的深度且小于所述P阱的深度；
S6、将所述第一掩膜层刻蚀干净后依次在所述碳化硅基底上形成第二SiO2薄膜层及栅电极，并通过光刻及刻蚀工艺，以在所述第二SiO2薄膜层及所述栅电极上形成一刻蚀区域；
S7、淀积层间介质层，并在所述刻蚀区域内采用干法刻蚀的方法对所述层间介质层及所述碳化硅基底进行刻蚀，以形成一沟槽，所述沟槽的深度大于所述NPlus区域的深度，且小于所述PPlus区域的深度；
S8、沉积源极金属，使得所述源极金属与所述NPlus区域及所述PPlus区域形成良好的欧姆接触。


2.如权利要求1所述的优化碳化硅MOSFET自对准工艺的方法，其特征在...

【专利技术属性】
技术研发人员：郝建勇，孙军，张振中，和巍巍，
申请(专利权)人：深圳基本半导体有限公司，
类型：发明
国别省市：广东;44