芯片的排版方法技术

本发明专利技术提供了一种芯片的排版方法。针对基片框架设定N条环线，以利用N条环线至少划分出内环区，进而可通过移动芯片阵列或基片框架，增加完全排布在内环区中的芯片数量，以获得调整后的基片版图。如此，即相当于增加了基片中具有较高产品合格率的芯片数量，从而可以有效减少基片中不合格芯片的报废量，有利于降低基片的生产成本。

【技术实现步骤摘要】
芯片的排版方法
本专利技术涉及版图设计领域，特别涉及一种芯片的排版方法。
技术介绍
在半导体领域中，基片的加工制造追求高生产效率与低生产成本，具体可通过提高基片中的合格芯片的产出最大化以实现。通过提高基片中的合格芯片的产出最大化，即能够在生产同一基片的时间下，获取更多的合格芯片，并减少不合格芯片的报废量，进而实现基片的低生产成本。因此，如何提高同一基片中能够生产出更多数量的合格芯片尤其重要。
技术实现思路
本专利技术的目的在于提供一种芯片的排版方法，以提高基片中合格芯片的产出率。为此，本专利技术提供一种芯片的排版方法，包括：提供初始的基片版图，所述基片版图包括基片框架和芯片阵列，以及所述芯片阵列中的多个芯片以所述基片框架的基片中心为中心对称排布；针对所述基片框架设定N条环形，N为大于等于1的正整数，并且所述N条环线基于所述基片中心由外至内依次排布，以及位于最内环的环线内的区域构成内环区，部分芯片完全排布在所述内环区中；以及，移动所述芯片阵列或所述基片框架，以增加完全排布在所述内环区中的芯片数量，并获得调整后的基片版图。可选的，所述基片框架还具有边缘环线，以及利用所述边缘环线和所述N条环线中相邻的环线由外至内依次围绕出N个环区，并且由外至内依次排布的N个环区和所述内环区的芯片良率依次递增。可选的，由所述基片框架的边缘环线和最外环的环线围绕出的环区构成最外环区，所述最外环区的芯片良率低于20％。可选的，所述内环区中的芯片良率高于80％。可选的，设定N条环线的方法包括：收集历史基片中的芯片良率的历史数据，并获取以基片中心为中心的多个不同半径范围内的良率分布状况；以及，根据基片框架的多个不同半径范围内的良率分布状况，设定所述N条环线。可选的，所述芯片阵列中，完全排布在所述内环区中的芯片为第一芯片，以及沿着最内环的环线排布的多个芯片中具有从所述内环区延伸出的若干第二芯片；在所述初始的基片版图中，所述若干第二芯片以所述基片中心为中心对称排布，并且相互对称的两个第二芯片中延伸出所述内环区的尺寸相同。可选的，所述若干第二芯片中，至少部分第二芯片其延伸出所述内环区的尺寸小于芯片宽度尺寸的0.5倍。可选的，移动所述芯片阵列或所述基片框架，以增加完全排布在所述内环区中的芯片数量的方法包括：沿着预定方向移动所述芯片阵列或所述基片框架，以使得所述预定方向上相互对称的两侧第二芯片中，位于其中一侧的第二芯片完全移动至所述内环区中并构成新增第一芯片，以及位于另一侧的第二芯片远离所述内环区移动，并且所述另一侧的第二芯片移动后还部分位于内环区中。可选的，设定N条环线包括设定第一环线和第二环线，以及所述第一环线和所述第二环线的中心均与所述基片框架的基片中心重合，并基于所述基片中心由外至内依次排布。其中，所述基片框架还具有边缘环线，所述边缘环线和所述第一环线围绕出第一环区，所述第一环线和所述第二环线围绕出第二环区，以及位于所述第二环线内的区域构成所述内环区，并且所述内环区、所述第二环区和所述第一环区中，芯片良率依次降低。可选的，所述基片框架的边缘还设置有标记区，所述标记区位于所述最外环区中。在本专利技术提供的芯片的排版方法中，通过设置N条环线，以利用N条环线将基片框架划分为至少两个区域，具体包括划分出内环区，其中排布在所述内环区中的芯片具有较高的产品合格率，即，利用N条环线至少界定出具有较高芯片良率的区域。基于此，则可进一步移动芯片阵列或基片框架，以使排布在内环区中的芯片数量增加，此时即相当于，增加了基片中具有较高产品合格率的芯片数量，从而可以有效减少基片中不合格芯片的报废量，有利于降低基片的生产成本。附图说明图1为本专利技术一实施例中的芯片的排版方法的流程示意图；图2为本专利技术一实施例中的芯片的排版方法在步骤S100中提供的初始基片版图的示意图；图3为本专利技术一实施例中的芯片的排版方法在步骤S200中设定有环线的基片版图的示意图；图4为本专利技术一实施例中的芯片的排版方法在步骤S300中移动芯片阵列或基片框架后得到的基片版图的示意图。其中，附图标记如下：100-基片框架；100M-标记区；200-芯片阵列；P1-基片中心；P2-阵列中心；R1-边缘环线；R2-第一环线；R3-第二环线。具体实施方式本专利技术是的核心思想在于，提供一种芯片的排版方法，以提高同一基片中能够产出的合格芯片的数量。具体可参考图1所示，一种芯片的排版方法例如包括：步骤S100，提供初始的基片版图，所述基片版图包括基片框架和芯片阵列，以及所述芯片阵列中的多个芯片以所述基片框架的基片中心为中心对称排布；步骤S200，针对所述基片框架设定N条环形，N为大于等于1的正整数，并且所述N条环线基于所述基片中心由外至内依次排布，以及位于最内环的环线内的区域构成内环区，部分芯片完全排布在所述内环区中；步骤S300，移动所述芯片阵列或所述基片框架，以增加完全排布在所述内环区中的芯片数量，并获得调整后的基片版图。即，通过优化芯片的排版，从而基于现有的半导体制造技术，仍能够有效提高每一基片中合格芯片的产出率。以下结合附图和具体实施例对本专利技术提出的芯片的排版方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。图2为本专利技术一实施例中的芯片的排版方法在步骤S100中提供的初始基片版图的示意图。具体参考图2所示，在步骤S100中，提供初始的基片版图，所述基片版图包括基片框架100和芯片阵列200。本实施例中，在初始的基片版图中，所述芯片阵列200中的多个芯片例如以所述基片框架100的基片中心P1为中心对称排布，即，所述芯片阵列200的阵列中心和所述基片中心P1重合。当然其他实施例中，所述初始的基片版图中，所述芯片阵列200的阵列中心也可以偏移于所述基片框架100的基片中心P1。图3为本专利技术一实施例中的芯片的排版方法在步骤S200中设定有环线的基片版图的示意图。具体参考图3所示，在步骤S200中，基于所述基片框架100设定N条环线，N为大于等于1的正整数，并且所述N条环线基于所述基片中心P1由外至内依次排布(或者也可以认为，所述N条环线基于所述基片中心P1由内至外依次排布)。此时，所述N条环线的中心即相应的均与所述基片框架100的基片中心P1重合。也可以理解为，所述N条环线是顺应基片框架100的边缘环线R1呈同心环设置，以及所述N条环线中，针对同一环线而言在其任意位置距离所述边缘环线R1的间隔尺寸均相同。基于此，所述N条环线中的各个环线的形状即相应的和所述基板框架100的形状相同。例如，所述基板框架100的形状为圆形，则所述N条环线中的各个环线的形状也均为圆形，以及所述N条环线即以同心圆设置。进一本文档来自技高网...

【技术保护点】
1.一种芯片的排版方法，其特征在于，包括：/n提供初始的基片版图，所述基片版图包括基片框架和芯片阵列；/n针对所述基片框架设定N条环形，N为大于等于1的正整数，并且所述N条环线基于所述基片中心由外至内依次排布，以及位于最内环的环线内的区域构成内环区，部分芯片完全排布在所述内环区中；以及，/n移动所述芯片阵列或所述基片框架，以增加完全排布在所述内环区中的芯片数量，并获得调整后的基片版图。/n

【技术特征摘要】
1.一种芯片的排版方法，其特征在于，包括：
提供初始的基片版图，所述基片版图包括基片框架和芯片阵列；
针对所述基片框架设定N条环形，N为大于等于1的正整数，并且所述N条环线基于所述基片中心由外至内依次排布，以及位于最内环的环线内的区域构成内环区，部分芯片完全排布在所述内环区中；以及，
移动所述芯片阵列或所述基片框架，以增加完全排布在所述内环区中的芯片数量，并获得调整后的基片版图。


2.如权利要求1所述的芯片的排版方法，其特征在于，在初始的基片版图中，所述芯片阵列中的多个芯片以所述基片框架的基片中心为中心对称排布；
或者，在初始的基片版图中，所述芯片阵列的阵列中心偏离于所述基片框架的基片中心。


3.如权利要求1所述的芯片的排版方法，其特征在于，所述基片框架还具有边缘环线，以及利用所述边缘环线和所述N条环线中相邻的环线由外至内依次围绕出N个环区，并且由外至内依次排布的N个环区和所述内环区的芯片良率依次递增。


4.如权利要求3所述的芯片的排版方法，其特征在于，由所述基片框架的边缘环线和最外环的环线围绕出的环区构成最外环区，所述最外环区的芯片良率低于20％。


5.如权利要求1所述的芯片的排版方法，其特征在于，所述内环区中的芯片良率高于80％。


6.如权利要求1所述的芯片的排版方法，其特征在于，设定N条环线的方法包括：
收集历史基片中的芯片良率的历史数据，并获取以基片中心为中心的多个不同半径范围内的良率分布状况；以及，
根据基片框架的多个不同半径范围内的良率分布状况，设定所述N条环线。


7.如权利要求1所述的芯片的排版方法，其特征在于，所述芯片阵列中，完全排布在所述内环区中的芯片为第一芯片，以及沿着最内环的环线排布的多个芯片中具有从所述内环区延伸出的若干第二芯片...

【专利技术属性】
技术研发人员：刘焱，张丽娟，林志成，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：福建;35