一种阵列基板及其制造方法技术

本发明专利技术提出一种阵列基板及其制造方法，涉及显示面板领域，阵列基板制造方法包括：S1：在基板上形成栅金属层、覆盖栅金属层的栅极绝缘层以及位于栅极绝缘层上的半导体层；S2：形成位于半导体层上的信号电极层，信号电极层覆盖在部分半导体层上，半导体层具有暴露于信号电极层外的边缘部分；S3：在步骤S2的基础上依序沉积无机绝缘层和光阻，通过曝光刻蚀形成位于栅金属层上的第一开孔以及与第一开孔连通的第二开孔，第二开孔暴露出半导体层的边缘部分；S4：刻蚀掉暴露出的信号电极层下层露出的半导体层的边缘部分；S5：剥离光阻，形成位于第一开孔和第二开孔内的透明电极层。

【技术实现步骤摘要】
一种阵列基板及其制造方法
本专利技术属于显示面板领域，具体涉及一种阵列基板及其制造方法。技术背景在液晶显示
，阵列基板的制造是关键的一环。现有技术中，对于阵列基板上的端子区，采用信号电极层(SD)的一部分与栅金属层(Gate)叠加的设计，然后在无机绝缘层(PAS)内开孔，用透明电极层将信号电极层和栅金属层联通起来。这一设计相较于常规端子区膜层设计占用面积小，能缩小面板边框，提高开口率，但是信号电极层下层的栅极绝缘层(GI)会出现过度刻蚀的区域，过度刻蚀的存在容易导致后续膜层在制造过程中断裂。
技术实现思路
本专利技术提供一种阵列基板及其制造方法，通过设计并刻蚀掉信号电极层下层露出的半导体层的边缘部分以消除栅极绝缘层过刻的影响。本专利技术的技术方案如下：本专利技术公开了一种阵列基板的制造方法，包括以下步骤：S1：在基板上形成栅金属层、覆盖栅金属层的栅极绝缘层以及位于栅极绝缘层上的半导体层；S2：形成位于半导体层上的信号电极层，信号电极层覆盖在部分半导体层上，半导体层具有暴露于信号电极层外的边缘部分；S3：在步骤S2的基础上依序沉积无机绝缘层和光阻，通过曝光刻蚀形成位于栅金属层上的第一开孔以及与第一开孔连通的第二开孔，第二开孔暴露出半导体层的边缘部分；S4：刻蚀掉暴露出的信号电极层下层露出的半导体层的边缘部分；S5：剥离光阻，形成位于第一开孔和第二开孔内的透明电极层。优选地，步骤S2形成的所述边缘部分的宽度至少为0.5微米。r>优选地，步骤S3中，在刻蚀形成第一开孔时，栅极绝缘层在半导体层的下方形成过刻区域。4、根据权利要求3所述的阵列基板的制造方法，其特征在于，边缘部分的宽度不小于过刻区域的宽度。优选地，部分半导体层层叠在栅金属层上方。优选地，步骤S4是采用草酸对所述边缘部分进行刻蚀。优选地，所述半导体层的制作材料为IGZO。本专利技术还公开了一种阵列基板，由上述的阵列基板的制造方法制造，包括：基板以及位于基板上的栅金属层；栅极绝缘层，覆盖栅金属层；设置在栅金属层上的第一开孔；半导体层，位于栅极绝缘层上且与栅金属层部分重叠；信号电极层，位于半导体层上且与栅金属层部分重叠；无机绝缘层，覆盖部分信号电极层和栅极绝缘层，所述无机绝缘层在第一开孔上方以及信号电极层上方设有第二开孔；透明电极层，位于第一开孔和第二开孔内且覆盖部分信号电极层和部分无机绝缘层。优选地，所述信号电极层通过位于第二开孔内的像素电极与栅金属层接触。优选地，所述半导体层为IGZO。本专利技术能够带来以下至少一项有益效果：本专利技术通过在栅金属层和信号电极层之间叠设一层半导体层，并将信号电极层的图形边缘设计的相比半导体层的图形边缘往里缩至少0.5微米，对半导体层的边缘部分进行刻蚀以消除栅极绝缘层过刻的影响，也可以防止后续透明电极层桥接时出现电极层的断裂，减少搭接之处的面积并相应地降低搭接电阻。附图说明下面将以明确易懂的方式，结合附图说明优选实施方式，对本专利技术予以进一步说明。图1是本专利技术阵列基板的制造方法中步骤S1的示意图；图2是本专利技术阵列基板的制造方法中步骤S1的部分俯视图；图3是本专利技术阵列基板的制造方法中步骤S2的示意图；图4是本专利技术阵列基板的制造方法中步骤S2的部分俯视图；图5是本专利技术阵列基板的制造方法中步骤S3的示意图；图6是本专利技术阵列基板的制造方法中步骤S3完成后的部分俯视图；图7是本专利技术阵列基板的制造方法中步骤S4的示意图；图8是本专利技术阵列基板的制造方法中步骤S5的示意图；图9是本专利技术阵列基板的制造方法中步骤S5完成后的部分俯视图。具体实施方式为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对照附图说明本专利技术的具体实施方式。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。为使图面简洁，各图中只示意性地表示出了与本专利技术相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。下面以具体实施例详细介绍本专利技术的技术方案。本专利技术提供一种阵列基板的制造方法，包括以下步骤：S1：如图1和图2所示，在基板100上形成栅金属层10、覆盖栅金属层10的栅极绝缘层20以及位于栅极绝缘层20上的半导体层30。其中，部分半导体层30位于栅金属层10上方，且在本实施例中，半导体层30的膜层厚度为优选地，所述半导体层30的制作材料为IGZO。S2：如图3和图4所示，形成位于半导体层30上的信号电极层40，部分信号电极层40位于栅金属层10上方，信号电极层40覆盖在部分半导体层30上，半导体层30具有暴露于信号电极层30外的边缘部分，边缘部分的宽度b至少为0.5微米。在这一步骤中，信号电极层40层叠在半导体层30上。为了解决后面栅极绝缘层20过刻的问题，本专利技术设计将信号电极层40的图形边缘部分相比半导体层30的图形边缘往里缩至少0.5微米，即信号电极层40下层露出的半导体层30的边缘部分的宽度b至少为0.5微米，信号电极层40相对半导体层30伸缩的宽度0.5微米刚好大于栅极绝缘层的过刻宽度a。在实际制程中，因掩膜版的使用会使得最终形成的信号电极层40图形相比设计具有一定的偏移，考虑到偏移的影响，优选地，信号电极层40下层露出的半导体层30的边缘部分的宽度b至少为1.5微米。S3：如图5和图6所示，在步骤S2的基础上依序沉积无机绝缘层50和光阻60，通过曝光刻蚀形成位于栅金属层10上的第一开孔21以及与第一开孔21连通的第二开孔51，其中，第一开孔21内刻蚀掉位于栅金属层10上的部分栅极绝缘层20，第二开孔51刻蚀掉位于信号电极层40上的部分无机绝缘层50，第二开孔51内暴露出信号电极层40下层露出的半导体层30的边缘部分。此处对光阻60进行曝光使用的掩膜版为普通掩膜版，利用掩膜版对无机绝缘层50和栅极绝缘层20进行刻蚀，此处本实施例使用的是干刻，首先刻蚀无机绝缘层50形成位于无机绝缘层50内的第二开孔51，第二开孔51暴露出部分信号电极层40、半导体层30比信号电极层40多出的边缘部分以及部分栅极绝缘层20；之后继续刻蚀暴露出的栅极绝缘层20形成位于栅极绝缘层20内的第一开孔21，第一开孔21暴露出部分栅金属层10，因有半导体层30在刻蚀中作为阻挡，在刻蚀形成第一开孔21时，栅极绝缘层20的边缘形成过刻区域A，过刻区域A位于半导体层30的下方，过刻区域A具有过刻宽度a，需要注意的是，边缘部分的宽度b至少为0.5微米，边缘部分的宽度b不小于过刻宽度a。S4：如图7所示，刻蚀掉暴露出的本文档来自技高网...

【技术保护点】
1.一种阵列基板的制造方法，其特征在于，包括以下步骤：/nS1：在基板上形成栅金属层、覆盖栅金属层的栅极绝缘层以及位于栅极绝缘层上的半导体层；/nS2：形成位于半导体层上的信号电极层，信号电极层覆盖在部分半导体层上，半导体层具有暴露于信号电极层外的边缘部分；/nS3：在步骤S2的基础上依序沉积无机绝缘层和光阻，通过曝光刻蚀形成位于栅金属层上的第一开孔以及与第一开孔连通的第二开孔，第二开孔暴露出半导体层的边缘部分；/nS4：刻蚀掉暴露出的信号电极层下层露出的半导体层的边缘部分；/nS5：剥离光阻，形成位于第一开孔和第二开孔内的透明电极层。/n

【技术特征摘要】
1.一种阵列基板的制造方法，其特征在于，包括以下步骤：
S1：在基板上形成栅金属层、覆盖栅金属层的栅极绝缘层以及位于栅极绝缘层上的半导体层；
S2：形成位于半导体层上的信号电极层，信号电极层覆盖在部分半导体层上，半导体层具有暴露于信号电极层外的边缘部分；
S3：在步骤S2的基础上依序沉积无机绝缘层和光阻，通过曝光刻蚀形成位于栅金属层上的第一开孔以及与第一开孔连通的第二开孔，第二开孔暴露出半导体层的边缘部分；
S4：刻蚀掉暴露出的信号电极层下层露出的半导体层的边缘部分；
S5：剥离光阻，形成位于第一开孔和第二开孔内的透明电极层。


2.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S2形成的所述边缘部分的宽度至少为0.5微米。


3.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S3中，在刻蚀形成第一开孔时，栅极绝缘层在半导体层的下方形成过刻区域。


4.根据权利要求3所述的阵列基板的制造方法，其特征在于，边缘部分的宽度不小于过刻区域的宽度。


5.根据权利要求1所述的阵列基板的制造方法...

【专利技术属性】
技术研发人员：易志根，潘明超，殷大山，
申请(专利权)人：南京中电熊猫平板显示科技有限公司，南京中电熊猫液晶显示科技有限公司，南京华东电子信息科技股份有限公司，
类型：发明
国别省市：江苏;32