用于ESD保护的低功耗双向SCR器件和静电防护电路制造技术

本发明专利技术公开一种用于ESD保护的低功耗双向SCR器件和静电防护电路，用于ESD保护的低功耗双向SCR器件包括：第一SCR器件，具有阳极、第一电极、门极以及阴极；以及第二SCR器件，具有阳极、第二电极、门极以及阴极；其中，第一SCR器件的阳极与第二SCR器件的阴极电连接；第一SCR器件的阴极与第二SCR器件的阳极电连接；第一SCR器件的第一电极与第二SCR器件的门极电连接；第一SCR器件的门极与第二SCR器件的第二电极电连接；第一电极与第二电极极性相同，且第一电极或第二电极与门极极性相反。本发明专利技术旨在一种漏电流小、静态功耗低的用于ESD保护的低功耗双向SCR器件。

【技术实现步骤摘要】
用于ESD保护的低功耗双向SCR器件和静电防护电路
本专利技术涉及静电防护
，特别涉及一种用于ESD保护的低功耗双向SCR器件和静电防护电路。
技术介绍
随着集成电路工艺的不断发展，静电放电(Electro-StaticDischarge，简称ESD)事件带来的芯片损伤愈发严重，严重制约了半导体产品的可靠性。因此，为芯片提供有效的片上(onchip)ESD防护设计是十分必要的。并且，整体来说，制造工艺越先进，ESD防护工程的难度就越大。在众多可供选择的ESD防护器件中，SCR(Silicon-Controlled-Rectifier，可控硅整流器)具有非常高的面积效率得到广泛应用。但在低压领域广泛使用的“二极管串辅助触发SCR(DTSCR,diode-triggeredSCR)”和“直连型SCR(DCSCR,directly-connectedSCR)”中，由于均引入了二极管串做辅助触发通路，存在漏电流大的问题，大幅增加芯片的静态功耗，为半导体产品造成不必要的能量消耗，这对便携式产品的影响尤其严重。
技术实现思路
本专利技术的主要目的是提出一种漏电流小、静态功耗低的用于ESD保护的低功耗双向SCR器件和静电防护电路。为实现上述目的，本专利技术提出的用于ESD保护的低功耗双向SCR器件，其包括：第一SCR器件，具有阳极、第一电极、门极以及阴极；以及第二SCR器件，具有阳极、第二电极、门极以及阴极；其中，所述第一SCR器件的阳极与所述第二SCR器件的阴极电连接；所述第一SCR器件的阴极与所述第二SCR器件的阳极电连接；第一SCR器件的第一电极与所述第二SCR器件的门极电连接；第一SCR器件的门极与所述第二SCR器件的第二电极电连接；所述第一电极与所述第二电极极性相同，且所述第一电极或所述第二电极与所述门极极性相反。在一些实施例至中，用于ESD保护的低功耗双向SCR器件还包括：衬底，两个深埋层，第一金属互联线，第三金属互联线，第二金属互联线以及第四金属互联线；两个深埋层，形成于所述衬底之上，且两个深埋层相互隔离设置；每个所述深埋层均设有第一掺杂类型深阱和第二掺杂类型深阱；第一SCR器件，形成于一个所述深埋层，包括设于所在深埋层的第一掺杂类型深阱的第一重掺杂有源区和第二重掺杂有源区，设于第二掺杂类型深阱的第三重掺杂有源区和第四重掺杂有源区；所述第一重掺杂有源区与所述第一SCR器件的阳极连接，第二重掺杂有源区与所述第一SCR器件的第一电极连接，第三重掺杂有源区与所述第一SCR器件的门极连接，第四重掺杂有源区与所述第一SCR器件的阴极连接；第二SCR器件，形成于另一个所述深埋层，包括设于所在深埋层的第一掺杂类型深阱的第五重掺杂有源区和第六重掺杂有源区，设于所在深埋层的第二掺杂类型深阱的第七重掺杂有源区和第八重掺杂有源区；所述第八重掺杂有源区与所述第二SCR器件的阴极连接，第七重掺杂有源区与所述第二SCR器件的门极连接，第六重掺杂有源区与所述第二SCR器件的第二电极连接，第五重掺杂有源区与所述第二SCR器件的阳极连接；第一金属互联线，连接于所述第一SCR器件的第一重掺杂有源区与所述第二SCR器件的第八重掺杂有源区之间；第二金属互联线，连接于所述第一SCR器件的第四重掺杂有源区与所述第二SCR器件的第五重掺杂有源区之间；第三金属互联线，连接于所述第一SCR器件的第二重掺杂有源区与所述第二SCR器件的第七重掺杂有源区之间；第四金属互联线，连接于所述第一SCR器件的第三重掺杂有源区与所述第二SCR器件的第六重掺杂有源区之间。在一些实施例中，第一掺杂类型深阱为N阱，第二掺杂类型深阱为P阱；所述第一SCR器件的第一重掺杂有源区为P+型掺杂区，第二重掺杂有源区为N+型掺杂区，第三重掺杂有源区为P+型掺杂区，第四重掺杂有源区为N+型掺杂区；所述第二SCR器件的第五重掺杂有源区为P+型掺杂区，第六重掺杂有源区为N+型掺杂区，第七重掺杂有源区为P+型掺杂区，第八重掺杂有源区为N+型掺杂区。在一些实施例中，所述衬底为P型衬底，两个所述深埋层均设置为深N阱。在一些实施例中，所述衬底为N型衬底，两个所述深埋层均设置为深P阱。在一些实施例中，两个所述深埋层沿第一方向排列，所述第一SCR器件中的第一重掺杂有源区、第二重掺杂有源区、第三重掺杂有源区和第四重掺杂有源区沿所述第一方向依次排列，所述第二SCR器件中的第八重掺杂有源区、第七重掺杂有源区、第六重掺杂有源区和第五重掺杂有源区沿所述第一方向依次排列。(N120和N130的左右位置)在一些实施例中，两个所述深埋层沿着与第一方向相互垂直的第二方向排列，所述第一SCR器件中的第一重掺杂有源区、第二重掺杂有源区、第三重掺杂有源区和第四重掺杂有源区沿所述第一方向依次排列，所述第二SCR器件中的第八重掺杂有源区、第七重掺杂有源区、第六重掺杂有源区和第五重掺杂有源区沿所述第一方向依次排列。在一些实施例中，每一所述深埋层包括沿第三方向设置的底埋层，以及在底埋层背离所述衬底沿与所述第三方向垂直的第四方向延伸的延伸层，所述底埋层与所述第一SCR器件或所述第二SCR器件的底部电性连接，所述延伸层与所述第一SCR器件或所述第二SCR器件的侧壁电性连接。在一些实施例中，每一所述深埋层包括电学隔离层以及与第三方向设置的底埋层，所述底埋层与所述第一SCR器件或所述第二SCR器件的底部接触，所述电学隔离层与所述第一SCR器件或所述第二SCR器件的极性相反的侧壁电性连接，用于将所述第一SCR器件或所述第二SCR器件与所述衬底电学隔离。在一些实施例中，两个所述深埋层沿所述第一方向排列，所述第一SCR器件中的第一重掺杂有源区和第二重掺杂有源区沿所述第二方向排成第一列、第三重掺杂有源区和第四重掺杂有源区沿所述第二方向排成第二列；所述第二SCR器件中的第七重掺杂有源区和第八重掺杂有源区沿着所述第二方向排成第三列，第五重掺杂有源区和第六重掺杂有源区沿着所述第二方向排成第四列。在一些实施例中，所述第二重掺杂有源区包括两个沿所述第二方向排列的第二子重掺杂有源区，所述第一重掺杂有源区设于两个所述第二子重掺杂有源区之间，所述第三重掺杂有源区包括两个沿所述第二方向排列的第三子重掺杂有源区，所述第四重掺杂有源区设于两个所述第三子重掺杂有源区之间；所述第七重掺杂有源区包括两个沿所述第二方向排列的第七子重掺杂有源区，所述第八重掺杂有源区设于两个所述第七子重掺杂有源区之间，所述第六重掺杂有源区包括两个沿所述第二方向排列的第六子重掺杂有源区，所述第五重掺杂有源区设于两个所述第六子重掺杂有源区之间。本专利技术还提出一种静电防护电路，包括前述的用于ESD保护的低功耗双向SCR器件，前述用于ESD保护的低功耗双向SCR器件连接在芯片的I/O端口和地之间，或芯片的I/O端口和电源端之间，或电源端和地之间。本专利技术的技术方案通过将第一SCR器件的第一电极与所述第二SCR器件的本文档来自技高网...

【技术保护点】
1.一种用于ESD保护的低功耗双向SCR器件，其特征在于，其包括：/n第一SCR器件，具有阳极、第一电极、门极以及阴极；以及/n第二SCR器件，具有阳极、第二电极、门极以及阴极；/n其中，所述第一SCR器件的阳极与所述第二SCR器件的阴极电连接；所述第一SCR器件的阴极与所述第二SCR器件的阳极电连接；第一SCR器件的第一电极与所述第二SCR器件的门极电连接；第一SCR器件的门极与所述第二SCR器件的第二电极电连接；所述第一电极与所述第二电极极性相同，且所述第一电极或所述第二电极与所述门极极性相反。/n

【技术特征摘要】
1.一种用于ESD保护的低功耗双向SCR器件，其特征在于，其包括：
第一SCR器件，具有阳极、第一电极、门极以及阴极；以及
第二SCR器件，具有阳极、第二电极、门极以及阴极；
其中，所述第一SCR器件的阳极与所述第二SCR器件的阴极电连接；所述第一SCR器件的阴极与所述第二SCR器件的阳极电连接；第一SCR器件的第一电极与所述第二SCR器件的门极电连接；第一SCR器件的门极与所述第二SCR器件的第二电极电连接；所述第一电极与所述第二电极极性相同，且所述第一电极或所述第二电极与所述门极极性相反。


2.如权利要求1所述的用于ESD保护的低功耗双向SCR器件，其特征在于，还包括：
衬底，两个深埋层，第一金属互联线，第三金属互联线，第二金属互联线以及第四金属互联线；
两个深埋层，形成于所述衬底之上，且两个深埋层相互隔离设置；每个所述深埋层均设有第一掺杂类型深阱和第二掺杂类型深阱；
第一SCR器件，形成于一个所述深埋层，包括设于所在深埋层的第一掺杂类型深阱的第一重掺杂有源区和第二重掺杂有源区，设于第二掺杂类型深阱的第三重掺杂有源区和第四重掺杂有源区；所述第一重掺杂有源区与所述第一SCR器件的阳极连接，第二重掺杂有源区与所述第一SCR器件的第一电极连接，第三重掺杂有源区与所述第一SCR器件的门极连接，第四重掺杂有源区与所述第一SCR器件的阴极连接；
第二SCR器件，形成于另一个所述深埋层，包括设于所在深埋层的第一掺杂类型深阱的第五重掺杂有源区和第六重掺杂有源区，设于所在深埋层的第二掺杂类型深阱的第七重掺杂有源区和第八重掺杂有源区；所述第八重掺杂有源区与所述第二SCR器件的阴极连接，第七重掺杂有源区与所述第二SCR器件的门极连接，第六重掺杂有源区与所述第二SCR器件的第二电极连接，第五重掺杂有源区与所述第二SCR器件的阳极连接；
第一金属互联线，连接于所述第一SCR器件的第一重掺杂有源区与所述第二SCR器件的第八重掺杂有源区之间；
第二金属互联线，连接于所述第一SCR器件的第四重掺杂有源区与所述第二SCR器件的第五重掺杂有源区之间；
第三金属互联线，连接于所述第一SCR器件的第二重掺杂有源区与所述第二SCR器件的第七重掺杂有源区之间；
第四金属互联线，连接于所述第一SCR器件的第三重掺杂有源区与所述第二SCR器件的第六重掺杂有源区之间。


3.如权利要求2所述的用于ESD保护的低功耗双向SCR器件，其特征在于，
第一掺杂类型深阱为N阱，第二掺杂类型深阱为P阱；
所述第一SCR器件的第一重掺杂有源区为P+型掺杂区，第二重掺杂有源区为N+型掺杂区，第三重掺杂有源区为P+型掺杂区，第四重掺杂有源区为N+型掺杂区；
所述第二SCR器件的第五重掺杂有源区为P+型掺杂区，第六重掺杂有源区为N+型掺杂区，第七重掺杂有源区为P+型掺杂区，第八重掺杂有源区为N+型掺杂区。


4.如权利要求2所述的用于ESD保护的低功耗双向SCR器件，其特征在于，所述衬底为P型衬底，两个所述深埋层均设置为深N阱。


5.如权利要求2所述的用于ESD保护的低功耗双向SCR器件，其特征在于，所述衬底为N型...

【专利技术属性】
技术研发人员：高东兴，杜飞波，侯飞，
申请(专利权)人：深圳市晶扬电子有限公司，
类型：发明
国别省市：广东;44