System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种低钳位电压型双向静电保护电路及双向静电保护器件制造技术_技高网

一种低钳位电压型双向静电保护电路及双向静电保护器件制造技术

技术编号:41110567 阅读:4 留言:0更新日期:2024-04-25 14:03
本发明专利技术提供一种低钳位电压型双向静电保护电路及双向静电保护器件,本发明专利技术低钳位电压型双向静电保护电路包括PNP双向触发三极管、NPN双向触发三极管、及若干个静电防护元件,其中,所述PNP双向触发三极管的一个P脚、NPN双向触发三极管的一个N脚分别与第一端口相连,所述PNP双向触发三极管的另一个P脚、NPN双向触发三极管的另一个N脚分别与第二端口相连,所述若干个静电防护元件串接后,一端与所述PNP双向触发三极管的N脚相连,另一端与所述NPN双向触发三极管的P脚相连。本发明专利技术在维持芯片版图面积的前提下,显著降低静电防护网络的导通电阻和钳位电压,有效提升了芯片的静电耐受等级。

【技术实现步骤摘要】

本专利技术涉及一种静电保护电路,具体涉及一种低钳位电压型双向静电保护电路,还涉及一种实现所述低钳位电压型双向静电保护电路的双向静电保护器件。


技术介绍

1、静电放电(electrostatic discharge,esd)指的是电荷通过导电通道在物体间实现迅速转移的现象,会对集成电路产品可靠性产生重要影响。在生产、封装、测试、运输、装配以及使用等过程中,集成电路(integrated circuit,简称ic)产品都有可能在内部积聚电荷。由esd问题引起的芯片失效比重不断增大,已经成为ic产品的主要可靠性问题之一。随着半导体工艺制程的不断缩小,晶体管的失效电压逐步降低,这使得集成电路芯片的静电防护设计窗口不断微缩。此时,esd防护网络的静电防护能级越来越受到其寄生电阻的制约。因此,构造低导通电阻和低钳位电压的esd防护架构是刻不容缓的。

2、 二极管串是一种非常简单,高效的esd防护器件,广泛用于各种芯片端口的esd防护工程中。在先进的低压端口中,二极管串可以被直接用于输入/输出(input/output,简称i/o)端口与地之间的局部esd防护。对于硅工艺二极管,为实现低功耗,通常一个二极管可以贡献约0.3~0.4v的阻塞电压。因此,对于典型的0.8v/1v/1.2v低压i/o端口,二极管的串联数目(n)通常为3个;而对于1.8v i/o端口,二极管的串联数目通常需增加到6个。

3、在实际应用时,设计人员通过调节二极管串的串联数目,来满足i/o端口的工作电压,且同时可以实现更低的漏电流。对于一些同时存在双向电压摆幅(即i/o信号同时存在正电压和负电压)的i/o端口,需在i/o-gnd方向和gnd-i/o方向上设置数目相同、方向相反的二极管。如图1所示,其中一种典型的设计方案为在i/o-gnd方向和gnd-i/o方向上分别设置了两个方向相反的二极管串,每个二极管串上串接3个二极管,实现了i/o→gnd和gnd→i/o之间的双向静电泄放。根据芯片端口不同的工作电压,采用的二极管串数目也不尽相同。然而,随着二极管串数目的增加,二极管串的导通电阻也成比例上升,使得其钳位电压显著恶化,通常会剧烈降低芯片最终的静电耐受等级。此时,通过适当增大器件尺寸固然可以缓解导通电阻的恶化,但这又会牺牲大量的芯片面积,这对于寸土寸金的先进集成电路工艺是不能容忍的。


技术实现思路

1、为解决现有技术中需要通过增大器件尺寸缓解导通电阻的恶化,牺牲大量的芯片面积的问题,本专利技术提供一种低钳位电压型双向静电保护电路及实现所述低钳位电压型双向静电保护电路的双向静电保护器件,可以在原有的版图面积下,显著降低静电防护网络的导通电阻和钳位电压,有效提升芯片的静电耐受等级。

2、本专利技术低钳位电压型双向静电保护电路,设置在第一端口和第二端口之间,包括pnp双向触发三极管、npn双向触发三极管、及若干个静电防护元件,其中,所述pnp双向触发三极管的一个p脚、npn双向触发三极管的一个n脚分别与第一端口相连,所述pnp双向触发三极管的另一个p脚、npn双向触发三极管的另一个n脚分别与第二端口相连,所述若干个静电防护元件串接后,一端与所述pnp双向触发三极管的n脚相连,另一端与所述npn双向触发三极管的p脚相连。

3、所述第一端口和第二端口之间形成三条静电泄放通路,三条静电泄放通路分别为流经pnp双向触发三极管的pnp通路,流经npn双向触发三极管的npn通路,以及流经pnp双向触发三极管、npn双向触发三极管、及若干个静电防护元件的第三通路。

4、进一步地,所述pnp双向触发三极管、npn双向触发三极管交叉耦合,其中,所述pnp双向触发三极管的n脚与所述npn双向触发三极管的发射极相连,所述npn双向触发三极管的p脚与所述pnp双向触发三极管的发射极相连。

5、进一步地,所述静电防护元件包括二极管、金属-氧化层-半导体场效应晶体管、双极性结型晶体管或齐纳二极管。

6、进一步地,所述第一端口和第二端口的组合包括i/o端口-地端口、电源端口-i/o端口、电源端口-地端口,i/o端口-i/o端口。

7、本专利技术还提供一种设有所述低钳位电压型双向静电保护电路的双向静电保护器件,包括衬底,设置在衬底上的若干个阱区,所述阱区的数量与pnp双向触发三极管、npn双向触发三极管、及静电防护元件的总数一致,所述pnp双向触发三极管、npn双向触发三极管、及静电防护元件分别设置在对应的阱区内。

8、进一步地,所述衬底为p型衬底,所述p型衬底上设有第一n阱,若干个第二n阱及第一p阱,其中,所述pnp双向触发三极管设置在第一n阱内,所述npn双向触发三极管设置在第一p阱内,若干个静电防护元件分别一一对应设置在第二n阱内。

9、进一步地,所述第一n阱上设有两个p有源区和一个n有源区,所述第一p阱内分别设有两个n有源区和一个p有源区,所述第二n阱内分别包括一个n有源区和一个p有源区,若干个第二n阱内的n有源区和p有源区分别一一串接后,端部的n有源区与所述第一p阱的p有源区相接,端部的p有源区与所述第一n阱的n有源区相接。

10、作为本专利技术的一种改进,所述第一n阱和第一p阱并列设置,所述第一n阱中的两个p有源区分别为第一p有源区和第二p有源区,其中,所述第二p有源区靠近所述第一p阱设置,所述第一n阱中的两个n有源区分别为第一n有源区和第二n有源区,其中,所述第一n有源区靠近所述第一n阱设置,所述第一p有源区和第一n有源区分别与第一端口相连,所述第二p有源区和第二n有源区分别与第二端口相连。

11、作为本专利技术的另一种改进,所述第一n阱和第一p阱并列设置,所述第一n阱中的两个p有源区分别为第一p有源区和第二p有源区,其中,所述第二p有源区靠近所述第一p阱设置,所述第一n阱中的两个n有源区分别为第一n有源区和第二n有源区,其中,所述第一n有源区靠近所述第一n阱设置,所述第一p有源区和第二n有源区分别与第一端口相连,所述第二p有源区和第一n有源区分别与第二端口相连。

12、进一步地,所述低钳位电压型双向静电保护器件的版图形状包括条状版图、环状版图或华夫饼状版图。

13、与现有技术相比,本专利技术的有益效果是:本专利技术基于传统的二极管串型静电保护电路改进而来,用于实现两个端口之间的双向静电泄放。本专利技术通过优化电路拓扑结构和版图布局,在维持芯片版图面积和本征双向二极管串的电流泄放能力均不变的前提下,可以额外寄生出两种双极性结型晶体管(bipolar junction transistor,简称bjt),即npn和pnp管,这些寄生元件可以在原有的版图面积下,通过增加esd电流的泄放通道数目,显著降低静电防护网络的导通电阻和钳位电压,有效提升了芯片的静电耐受等级。

14、通过调整npn和pnp管与两个端口的连接方式,还可以额外寄生出一种可控硅整流器(silicon-controlled-rectifier,简称scr),再额外增加scr本文档来自技高网...

【技术保护点】

1.一种低钳位电压型双向静电保护电路,设置在第一端口和第二端口之间,其特征在于:包括PNP双向触发三极管、NPN双向触发三极管、及若干个静电防护元件,其中,所述PNP双向触发三极管的一个P脚、NPN双向触发三极管的一个N脚分别与第一端口相连,所述PNP双向触发三极管的另一个P脚、NPN双向触发三极管的另一个N脚分别与第二端口相连,所述若干个静电防护元件串接后,一端与所述PNP双向触发三极管的N脚相连,另一端与所述NPN双向触发三极管的P脚相连,

2.根据权利要求1所述的低钳位电压型双向静电保护电路,其特征在于:所述PNP双向触发三极管、NPN双向触发三极管交叉耦合,其中,所述PNP双向触发三极管的N脚与所述NPN双向触发三极管的发射极相连,所述NPN双向触发三极管的P脚与所述PNP双向触发三极管的发射极相连。

3.根据权利要求1或2所述的低钳位电压型双向静电保护电路,其特征在于:所述静电防护元件包括二极管、金属-氧化层-半导体场效应晶体管、双极性结型晶体管或齐纳二极管。

4.根据权利要求1所述的低钳位电压型双向静电保护电路,其特征在于:所述第一端口和第二端口的组合包括I/O端口-地端口、电源端口-I/O端口、电源端口-地端口,I/O端口-I/O端口。

5.一种双向静电保护器件,用于实现权利要求1-4任一项所述的低钳位电压型双向静电保护电路,其特征在于:包括衬底,设置在衬底上的若干个阱区,所述阱区的数量与PNP双向触发三极管、NPN双向触发三极管、及静电防护元件的总数一致,所述PNP双向触发三极管、NPN双向触发三极管、及静电防护元件分别设置在对应的阱区内。

6.根据权利要求5所述的双向静电保护器件,其特征在于:所述衬底为P型衬底,所述P型衬底上设有第一N阱,若干个第二N阱及第一P阱,其中,所述PNP双向触发三极管设置在第一N阱内,所述NPN双向触发三极管设置在第一P阱内,若干个静电防护元件分别一一对应设置在第二N阱内。

7.根据权利要求6所述的双向静电保护器件,其特征在于:所述第一N阱上设有两个P有源区和一个N有源区,所述第一P阱内分别设有两个N有源区和一个P有源区,所述第二N阱内分别包括一个N有源区和一个P有源区,若干个第二N阱内的N有源区和P有源区分别一一串接后,端部的N有源区与所述第一P阱的P有源区相接,端部的P有源区与所述第一N阱的N有源区相接。

8.根据权利要求7所述的双向静电保护器件,其特征在于:所述第一N阱和第一P阱并列设置,所述第一N阱中的两个P有源区分别为第一P有源区和第二P有源区,其中,所述第二P有源区靠近所述第一P阱设置,所述第一N阱中的两个N有源区分别为第一N有源区和第二N有源区,其中,所述第一N有源区靠近所述第一N阱设置,所述第一P有源区和第一N有源区分别与第一端口相连,所述第二P有源区和第二N有源区分别与第二端口相连。

9.根据权利要求7所述的双向静电保护器件,其特征在于:所述第一N阱和第一P阱并列设置,所述第一N阱中的两个P有源区分别为第一P有源区和第二P有源区,其中,所述第二P有源区靠近所述第一P阱设置,所述第一N阱中的两个N有源区分别为第一N有源区和第二N有源区,其中,所述第一N有源区靠近所述第一N阱设置,所述第一P有源区和第二N有源区分别与第一端口相连,所述第二P有源区和第一N有源区分别与第二端口相连。

10.根据权利要求5-9任一项所述的双向静电保护器件,其特征在于:所述低钳位电压型双向静电保护器件的版图形状包括条状版图、环状版图或华夫饼状waffle版图。

...

【技术特征摘要】

1.一种低钳位电压型双向静电保护电路,设置在第一端口和第二端口之间,其特征在于:包括pnp双向触发三极管、npn双向触发三极管、及若干个静电防护元件,其中,所述pnp双向触发三极管的一个p脚、npn双向触发三极管的一个n脚分别与第一端口相连,所述pnp双向触发三极管的另一个p脚、npn双向触发三极管的另一个n脚分别与第二端口相连,所述若干个静电防护元件串接后,一端与所述pnp双向触发三极管的n脚相连,另一端与所述npn双向触发三极管的p脚相连,

2.根据权利要求1所述的低钳位电压型双向静电保护电路,其特征在于:所述pnp双向触发三极管、npn双向触发三极管交叉耦合,其中,所述pnp双向触发三极管的n脚与所述npn双向触发三极管的发射极相连,所述npn双向触发三极管的p脚与所述pnp双向触发三极管的发射极相连。

3.根据权利要求1或2所述的低钳位电压型双向静电保护电路,其特征在于:所述静电防护元件包括二极管、金属-氧化层-半导体场效应晶体管、双极性结型晶体管或齐纳二极管。

4.根据权利要求1所述的低钳位电压型双向静电保护电路,其特征在于:所述第一端口和第二端口的组合包括i/o端口-地端口、电源端口-i/o端口、电源端口-地端口,i/o端口-i/o端口。

5.一种双向静电保护器件,用于实现权利要求1-4任一项所述的低钳位电压型双向静电保护电路,其特征在于:包括衬底,设置在衬底上的若干个阱区,所述阱区的数量与pnp双向触发三极管、npn双向触发三极管、及静电防护元件的总数一致,所述pnp双向触发三极管、npn双向触发三极管、及静电防护元件分别设置在对应的阱区内。

6.根据权利要求5所述的双向静电保护器件,其特征在于:所述衬底为p型衬底,所述p型衬底上...

【专利技术属性】
技术研发人员:杜飞波李菀婷侯飞高东兴
申请(专利权)人:深圳市晶扬电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1