集成电路结构及其制造方法技术

一种方法包括布局标准单元区域，在标准单元区域内具有矩形空间。标准单元区域包括具有面向矩形空间的第一底部边界的第一行标准单元；以及多个标准单元，具有面向矩形空间的侧边界。多个标准单元包括底行的标准单元。在矩形空间中布局存储器阵列，并且底行的第二底部边界和存储器阵列的第三底部边界与同一直线对准。在矩形空间中布局填充单元区域。填充单元区域包括与第一行标准单元的第一底部边界接触的第一顶部边界；以及与存储器阵列的第二顶部边界接触的第四底部边界。本发明专利技术的实施例还涉及集成电路结构及其制造方法。

【技术实现步骤摘要】
集成电路结构及其制造方法
本专利技术的实施例涉及集成电路结构及其制造方法。
技术介绍
通常为存储器阵列形式的存储器单元通常与标准单元形成在同一芯片上。标准单元可以包括使用存储器单元的逻辑电路的单元。常用的存储器单元是静态随机存取存储器(SRAM)单元。传统上，由于设计规则和工艺原因，SRAM单元不能直接邻接标准单元，并且需要在SRAM单元和最近的标准单元之间保留空白空间。空白空间大于多个标准单元的总单元高度。因此，常规电路在芯片面积使用方面没有成本效益。
技术实现思路
本专利技术的实施例提供了一种制造集成电路结构的方法，包括：布局标准单元区域，在所述标准单元区域内具有矩形空间，其中，所述标准单元区域包括：第一行标准单元，具有面向所述矩形空间的第一底部边界；和多个标准单元，具有面向所述矩形空间的侧边界，其中，所述多个标准单元包括底行的标准单元；在所述矩形空间中布局存储器阵列，其中，所述底行的第二底部边界和所述存储器阵列的第三底部边界与同一直线对准；以及在所述矩形空间中布局填充单元区域，其中，所述填充单元区域包括：第一顶部边界，与所述第一行标准单元的所述第一底部边界接触；和第四底部边界，与所述存储器阵列的第二顶部边界接触。本专利技术的另一实施例提供了一种集成电路结构，包括：多个标准单元，形成标准单元行；静态随机存取存储器(SRAM)阵列；以及多个填充单元，在所述标准单元行和所述静态随机存取存储器阵列之间形成填充单元行，其中，所述多个填充单元的第一高度等于所述静态随机存取存储器阵列中的静态随机存取存储器单元的第二高度，并且其中，所述多个填充单元的顶部边界与所述多个标准单元的底部边界接触，并且所述多个填充单元的底部边界与所述静态随机存取存储器阵列的顶部边界接触。本专利技术的又一实施例提供了一种集成电路结构，包括：静态随机存取存储器(SRAM)单元，具有第一长度和第一高度；第一填充单元，具有等于所述第一长度的第二长度和等于所述第一高度的第二高度，其中，所述第一填充单元包括多个第一半导体鳍，每个所述第一半导体鳍从所述第一填充单元的第一边界延伸到第二边界；以及标准单元，其中，所述第一填充单元位于所述静态随机存取存储器单元和所述标准单元之间。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据一些实施例的电路中的器件区域的示意图。图2示出了根据一些实施例的与设计网格相应的标准单元的边界。图3示出了根据一些实施例的与设计网格相应的存储器单元的边界。图4至图7示出了根据一些实施例的与设计网格相应的填充单元的边界。图8示出了根据一些实施例的与设计网格相应的标准单元、填充单元set0和存储器单元的邻接方案。图9示出了根据一些实施例的与设计网格相应的标准单元、填充单元set3、填充单元set0和存储器单元的邻接方案。图10示出了根据一些实施例的与设计网格相应的标准单元、填充单元set6、填充单元set0和存储器单元的邻接方案。图11示出了根据一些实施例的与设计网格相应的标准单元、填充单元set3、填充单元set6、填充单元set0和存储器单元的邻接。图12至图14示出了根据一些实施例的一些电路的布局中的一些细节。图15示出了根据一些实施例的包括两个存储器阵列的电路的器件区域。图16示出了根据一些实施例的用于设计电路的工艺流程。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。根据一些实施例，提供了一种包括存储器单元和标准单元(逻辑单元)的集成电路及其布局方法。讨论了一些实施例的一些变型。本文讨论的实施例将提供示例，以使得能够进行或使用本专利技术的主题，并且本领域技术人员将容易理解可以进行的修改，同时保持在不同实施例的预期范围内。贯穿各种视图和说明性实施例，相同的参考标号用于指示相同的元件。根据本专利技术的一些实施例，设计了集成电路。该集成电路包括布置成多行的标准单元，以及形成在由标准单元环绕的区域中的存储器阵列。填充单元布置为一行或多行，并且分配在存储器单元和标准单元的最靠近的行之间。填充单元的高度可以尽可能小，只要不违反设计规则和工艺规则即可，以确保可以在可接受的工艺裕度下成功执行在物理晶圆上形成电路的工艺。设计并形成了具有不同高度的一组填充单元。提供了一种计算和选择最佳填充单元的高度的方法。可以理解，尽管使用静态随机存取存储器(SRAM)单元作为示例来讨论本申请的概念，但是该概念可以应用于其他类型的存储器单元，诸如磁阻随机存取(MRAM)单元、动态随机存取存储器(DRAM)单元等。在整个说明书中，单元的行的方向示出为在X方向上(包括+X和X方向)，而单元的列的方向在Y方向上(包括+Y和Y方向)。另外，+Y方向的区域或单元的边界称为顶部边界，并且-Y方向的区域或单元的边界称为底部边界。相应地，+Y侧称为上侧或顶侧，并且-Y侧称为下侧或底侧。因此，当第一部件位于第二部件的+Y侧上时，第一部件称为在第二部件“上方”或“之上”，并且第二部件称为在第一部件“之下”或“下方”。区域或单元在Y方向上的尺寸称为单元或区域的高度。另外，当第一部件称为与第二部件“横向对准”时，这意味着第一部件和第二部件具有相同的Y方向坐标。当第一部件称为与第二部件“垂直对准”时，这意味着第一部件和第二部件具有相同的X方向坐标。图1示出了集成电路区域20的示意图。集成电路区域20包括多个标准单元23。根据一些实施例，标准单元23也称为逻辑单元或核心单元。标准单元可以包括诸如“NOR”门、“NAND”门、反相器等的基本单元以及使用该基本单元形成的复合单元。标准单元的布局保存在单元库中。存储器宏22将分配在集成电路区域20中，并且由标准单元环绕，该标准单元包括标准单元行Srow-A和标准单元行Srow-1至Srow-(k+1)。环绕存储器宏22的标准单元包括标本文档来自技高网...

【技术保护点】
1.一种制造集成电路结构的方法，包括：/n布局标准单元区域，在所述标准单元区域内具有矩形空间，其中，所述标准单元区域包括：/n第一行标准单元，具有面向所述矩形空间的第一底部边界；和/n多个标准单元，具有面向所述矩形空间的侧边界，其中，所述多个标准单元包括底行的标准单元；/n在所述矩形空间中布局存储器阵列，其中，所述底行的第二底部边界和所述存储器阵列的第三底部边界与同一直线对准；以及/n在所述矩形空间中布局填充单元区域，其中，所述填充单元区域包括：/n第一顶部边界，与所述第一行标准单元的所述第一底部边界接触；和/n第四底部边界，与所述存储器阵列的第二顶部边界接触。/n

【技术特征摘要】
20190221 US 62/808,506;20191220 US 16/722,8651.一种制造集成电路结构的方法，包括：
布局标准单元区域，在所述标准单元区域内具有矩形空间，其中，所述标准单元区域包括：
第一行标准单元，具有面向所述矩形空间的第一底部边界；和
多个标准单元，具有面向所述矩形空间的侧边界，其中，所述多个标准单元包括底行的标准单元；
在所述矩形空间中布局存储器阵列，其中，所述底行的第二底部边界和所述存储器阵列的第三底部边界与同一直线对准；以及
在所述矩形空间中布局填充单元区域，其中，所述填充单元区域包括：
第一顶部边界，与所述第一行标准单元的所述第一底部边界接触；和
第四底部边界，与所述存储器阵列的第二顶部边界接触。


2.根据权利要求1所述的方法，还包括：
在晶圆上制造所述标准单元区域、所述存储器阵列和所述填充单元区域。


3.根据权利要求1所述的方法，其中，布局所述填充单元区域包括布局具有与所述存储器阵列中的存储器单元相同的高度的第一填充单元。


4.根据权利要求3所述的方法，其中，所述第一填充单元包括：
所述第一顶部边界的第一部分，与所述第一行标准单元的所述第一底部边界接触；以及
所述第四底部边界的第二部分，与所述存储器阵列的所述第二顶部边界接触。


5.根据权利要求3所述的方法，其中，所述标准单元区域、所述存储器阵列和所述填充单元区域具有落在网格的网格线上的边界，并且布局所述填充单元区域还包括：
在所述第一填充单元和所述第一行标准单...

【专利技术属性】
技术研发人员：张峰铭，张瑞文，王屏薇，王胜雄，卢麒友，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71