集成电路结构及其制造方法技术

一种方法包括布局标准单元区域，在标准单元区域内具有矩形空间。标准单元区域包括具有面向矩形空间的第一底部边界的第一行标准单元；以及多个标准单元，具有面向矩形空间的侧边界。多个标准单元包括底行的标准单元。在矩形空间中布局存储器阵列，并且底行的第二底部边界和存储器阵列的第三底部边界与同一直线对准。在矩形空间中布局填充单元区域。填充单元区域包括与第一行标准单元的第一底部边界接触的第一顶部边界；以及与存储器阵列的第二顶部边界接触的第四底部边界。本发明专利技术的实施例还涉及集成电路结构及其制造方法。

【技术实现步骤摘要】
集成电路结构及其制造方法
本专利技术的实施例涉及集成电路结构及其制造方法。
技术介绍
通常为存储器阵列形式的存储器单元通常与标准单元形成在同一芯片上。标准单元可以包括使用存储器单元的逻辑电路的单元。常用的存储器单元是静态随机存取存储器(SRAM)单元。传统上，由于设计规则和工艺原因，SRAM单元不能直接邻接标准单元，并且需要在SRAM单元和最近的标准单元之间保留空白空间。空白空间大于多个标准单元的总单元高度。因此，常规电路在芯片面积使用方面没有成本效益。
技术实现思路
本专利技术的实施例提供了一种制造集成电路结构的方法，包括：布局标准单元区域，在所述标准单元区域内具有矩形空间，其中，所述标准单元区域包括：第一行标准单元，具有面向所述矩形空间的第一底部边界；和多个标准单元，具有面向所述矩形空间的侧边界，其中，所述多个标准单元包括底行的标准单元；在所述矩形空间中布局存储器阵列，其中，所述底行的第二底部边界和所述存储器阵列的第三底部边界与同一直线对准；以及在所述矩形空间中布局填充单元区域，其中，所述填充单元区域包括：第一顶部边界，本文档来自技高网...

【技术保护点】
1.一种制造集成电路结构的方法，包括：/n布局标准单元区域，在所述标准单元区域内具有矩形空间，其中，所述标准单元区域包括：/n第一行标准单元，具有面向所述矩形空间的第一底部边界；和/n多个标准单元，具有面向所述矩形空间的侧边界，其中，所述多个标准单元包括底行的标准单元；/n在所述矩形空间中布局存储器阵列，其中，所述底行的第二底部边界和所述存储器阵列的第三底部边界与同一直线对准；以及/n在所述矩形空间中布局填充单元区域，其中，所述填充单元区域包括：/n第一顶部边界，与所述第一行标准单元的所述第一底部边界接触；和/n第四底部边界，与所述存储器阵列的第二顶部边界接触。/n

【技术特征摘要】
20190221 US 62/808,506;20191220 US 16/722,8651.一种制造集成电路结构的方法，包括：
布局标准单元区域，在所述标准单元区域内具有矩形空间，其中，所述标准单元区域包括：
第一行标准单元，具有面向所述矩形空间的第一底部边界；和
多个标准单元，具有面向所述矩形空间的侧边界，其中，所述多个标准单元包括底行的标准单元；
在所述矩形空间中布局存储器阵列，其中，所述底行的第二底部边界和所述存储器阵列的第三底部边界与同一直线对准；以及
在所述矩形空间中布局填充单元区域，其中，所述填充单元区域包括：
第一顶部边界，与所述第一行标准单元的所述第一底部边界接触；和
第四底部边界，与所述存储器阵列的第二顶部边界接触。


2.根据权利要求1所述的方法，还包括：
在晶圆上制造所述标准单元区域、所述存储器阵列和所述填充单元区域。


3.根据权利要求1所述的方法，其中，布局所述填充单元区域包括布局具有与所述存储器阵列中的存储器单元相同的高度的第一填充单元。


4.根据权利要求3所述的方法，其中，所述第一填充单元包括：
所述第一顶部边界的第一部分，与所述第一行标准单元的所述第一底部边界接触；以及
所述第四底部边界的第二部分，与所述存储器阵列的所述第二顶部边界接触。


5.根据权利要求3所述的方法，其中，所述标准单元区域、所述存储器阵列和所述填充单元区域具有落在网格的网格线上的边界，并且布局所述填充单元区域还包括：
在所述第一填充单元和所述第一行标准单...

【专利技术属性】
技术研发人员：张峰铭，张瑞文，王屏薇，王胜雄，卢麒友，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71