用于静电防护的晶体管结构及其制造方法技术

本发明专利技术公开了一种用于静电防护的晶体管结构及其制造方法，晶体管结构包括：衬底；形成于衬底上部的漂移区；形成于衬底表面的多个场氧化层；形成于衬底上部的第一P型阱区；形成于漂移区上部的依次隔开的第一N型阱区、第二P型阱区和第二N型阱区；形成于衬底表面上的且覆盖部分第一P型阱区的多晶硅层；形成于第一P型阱区中的第一P+区域和第一N+区域；以及分别形成于第一N型阱区和第二N型阱区中的第二P+区域和第二N+区域，和形成与第一N型阱区和第二N型阱区之间的第三P型阱区。本发明专利技术可以保证在ESD电压来临时器件SCR路径中寄生的PNP结构先开启，消除了器件内部的基区扩展效应，使得器件在超快静电脉冲下仍具有有效的防护作用。

【技术实现步骤摘要】
用于静电防护的晶体管结构及其制造方法
本专利技术涉及半导体领域，具体涉及一种用于静电防护的晶体管结构及其制造方法。
技术介绍
静电放电ESD(Electro-StaticDischarge)是日常生活中的常见现象，虽不易被人体感知，却会对集成电路产品造成严重威胁。对于高压CMOS或高压BCD(BipolarCMOSDMOS，双极性CMOSDMOS)工艺，其广泛的用于制造电源管理、高压驱动以及汽车电子等领域的集成电路产品中。而这类集成电路产品往往工作在大电流、大电压、强电磁干扰环境下，ESD防护器件会出现低鲁棒性、误触发等问题，需要高可靠、高鲁棒性的ESD解决防护方案。静电放电现象的模式通常分为几种：HBM(人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)。相比于HBM，MM是带静电的机器触碰到芯片某管脚然后对地放电，CDM是自身带静电荷的芯片某管脚接触到地，从而引起芯片内部的静电荷转移到地的ESD模式。由于MM和CDM模式下的放电回路总电阻很小，因此波形的上升速度非常快，尤其对于CDM放电，约为0.2～0.4ns，脉冲持续时间约为5ns。如图1所示，为传统的LDMOS(LateralDoubleDiffusedMOSTransistor，横向双扩散绝缘栅场效应晶体管)的结构图，主要包括：衬底101和位于衬底101上部的P型阱区103和漂移区102，在漂移区102上部形成有N型阱区104，在P型阱区103中形成有P+区域105和第一N+区域106，在N型阱区104中形成有第二N+区域107，在衬底101表面形成有第一栅氧层111、第二栅氧层112和场板121，场板121位于第一N+区域106和第二N+区域107之间。P+区域105、第一N+区域106和场板121连接阴极，第二N+区域107连接阴极。在此结构基础上，当ESD脉冲来临时，LDMOS器件寄生NPN管存在开启的非均匀性问题，会导致局部电流聚积，电子电流密度超过漂移区杂质浓度后，电场峰值转移到近漏端，LDMOS内部发生内部kirk(基区扩展效应)，局部过热失效。因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
技术实现思路
为了解决上述技术问题，本专利技术提供了一种用于静电防护的晶体管结构及其制造方法，可以保证在ESD电压来临时器件SCR路径中寄生的PNP结构先开启，消除了器件内部的基区扩展效应，使得器件在超快静电脉冲下仍具有有效的防护作用。根据本专利技术提供的一种用于静电防护的晶体管结构，包括：衬底；形成于所述衬底上部的漂移区；形成于所述衬底表面的多个场氧化层；形成于所述衬底上部的第一P型阱区；形成于所述漂移区上部的依次隔开的第一N型阱区、第二P型阱区和第二N型阱区；形成于所述衬底表面上的且覆盖部分所述第一P型阱区的多晶硅层；形成于所述第一P型阱区中的第一P+区域和第一N+区域；以及分别形成于所述第一N型阱区和所述第二N型阱区中的第二P+区域和第二N+区域，其中，所述晶体管结构还包括形成与所述第一N型阱区和所述第二N型阱区之间的第三P型阱区。优选地，所述第二P阱与所述第三P阱区位于同一竖直方向，且所述第二P阱与所述第三P阱的深度不同、宽度不同。优选地，所述第一P+区域嵌入于所述第一N+区域中。优选地，所述第一P+区域的版图形状为圆形。优选地，所述第一P+区域、所述第一N+区域和所述多晶硅层相连接，其连接端作为所述晶体管结构的阴极；所述第二P+区域和所述第二N+区域相连接，其连接端作为所述晶体管结构的阳极。优选地，所述漂移区为浅掺杂的N型区域。优选地，所述多个场氧化层包括形成于所述第一P+区域和所述第二P+区域之间的第一场氧化层，以及形成于所述第二P+区域和所述第二N+区域之间的第二场氧化层。根据本专利技术提供的一种用于静电防护的晶体管结构的制造方法，包括：形成衬底；在所述衬底上部形成漂移区；在所述衬底表面形成多个场氧化层；形成位于所述衬底上部的第一P型阱区；形成位于所述漂移区上部的依次隔开的第一N型阱区、第二P型阱区和第二N型阱区；形成位于所述衬底表面上且覆盖部分所述第一P型阱区的多晶硅层；形成位于所述第一P型阱区中的第一P+区域和第一N+区域；以及分别形成位于所述第一N型阱区和所述第二N型阱区中的第二P+区域和第二N+区域，其中，所述制造方法还包括形成位于所述第一N型阱区和所述第二N型阱区之间的第三P型阱区。优选地，所述第二P阱与所述第三P阱区位于同一竖直方向，且所述第二P阱与所述第三P阱的深度不同、宽度不同。优选地，所述第一P+区域的版图形状为圆形，且所述第一P+区域嵌入于所述第一N+区域中。本专利技术的有益效果是：本专利技术公开了一种用于静电防护的晶体管结构及其制造方法，通过将可控硅器件的漏端的P+区域和N+区域拉开并分别放在两个N型阱区中，增大了电子的漂移距离(电子从第一P型阱区流入第二N型阱区)，通过在两个N型阱区之间注入两个位于同一垂直线上的P型阱区，进一步增大了电子的漂移距离，同时也大大增加了N型阱区的寄生电阻，使得器件能够以较小的电流就形成开启寄生PNP结构的压降，有效的保证了器件中的寄生PNP结构先开启。同时，在源端的P型阱区采用圆形P+区域嵌入N+区域，使得在不影响N+区域引出的情况下，有效的降低了源端P型阱区的寄生电阻，防止了器件中寄生的NPN结构先开启，进一步保证了在ESD电压来临时器件SCR路径中寄生的PNP结构先开启，继而带动寄生的NPN结构开启，消除了器件内部的基区扩展效应，使得器件在超快静电脉冲下仍具有有效的防护作用。应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1示出现有技术的用于静电防护的LDMOS器件结构的截面示意图；图2示出用于静电防护的LDMOS-SCR器件结构的截面示意图；图3示出用于静电防护的LDMOS-SCR器件结构的等效电路图；图4示出根据本专利技术实施例的用于静电防护的晶体管结构的截面示意图；图5示出根据本专利技术实施例的用于静电防护的晶体管结构的版图示意图；图6a至图6e示出根据本专利技术实施例的用于静电防护的晶体管结构的制造方法的各个阶段的截面示意图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。<本文档来自技高网...

【技术保护点】
1.一种用于静电防护的晶体管结构，其特征在于，包括：/n衬底；/n形成于所述衬底上部的漂移区；/n形成于所述衬底表面的多个场氧化层；/n形成于所述衬底上部的第一P型阱区；/n形成于所述漂移区上部的依次隔开的第一N型阱区、第二P型阱区和第二N型阱区；/n形成于所述衬底表面上的且覆盖部分所述第一P型阱区的多晶硅层；/n形成于所述第一P型阱区中的第一P+区域和第一N+区域；以及/n分别形成于所述第一N型阱区和所述第二N型阱区中的第二P+区域和第二N+区域，/n其中，所述晶体管结构还包括形成与所述第一N型阱区和所述第二N型阱区之间的第三P型阱区。/n

【技术特征摘要】
1.一种用于静电防护的晶体管结构，其特征在于，包括：
衬底；
形成于所述衬底上部的漂移区；
形成于所述衬底表面的多个场氧化层；
形成于所述衬底上部的第一P型阱区；
形成于所述漂移区上部的依次隔开的第一N型阱区、第二P型阱区和第二N型阱区；
形成于所述衬底表面上的且覆盖部分所述第一P型阱区的多晶硅层；
形成于所述第一P型阱区中的第一P+区域和第一N+区域；以及
分别形成于所述第一N型阱区和所述第二N型阱区中的第二P+区域和第二N+区域，
其中，所述晶体管结构还包括形成与所述第一N型阱区和所述第二N型阱区之间的第三P型阱区。


2.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，所述第二P阱与所述第三P阱区位于同一竖直方向，且所述第二P阱与所述第三P阱的深度不同、宽度不同。


3.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，所述第一P+区域嵌入于所述第一N+区域中。


4.根据权利要求3所述的用于静电防护的晶体管结构，其特征在于，所述第一P+区域的版图形状为圆形。


5.根据权利要求1-4中任一项所述的用于静电防护的晶体管结构，其特征在于，
所述第一P+区域、所述第一N+区域和所述多晶硅层相连接，其连接端作为所述晶体管结构的阴极；
所述第二P+区域和所述第二N+区域相连接，其连接端作为所述晶体管结构的阳极。

【专利技术属性】
技术研发人员：胡涛，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33