一种基于数字激光鉴频的脉冲锁相环路制造技术

一种基于数字激光鉴频的脉冲锁相环路，属于光相干探测技术领域。所述脉冲锁相环路包括数字激光鉴频系统和脉冲光锁相环，其中，数字激光鉴频系统包括频率测量数字电路和频率控制模拟电路，频率测量数字电路包括高速信号采集器，门限检测及数据降速模块、FFT模块、频谱信息筛选模块和ADC控制模块组成的FPGA处理器和数模转换器。本发明专利技术通过数字激光鉴频系统对Q支路平衡探测器的差频信号鉴频得到电压Vb，Vb分别作为环路滤波器和I支路平衡探测器的接地端，使得环路滤波器和I支路平衡探测器中的环路信号与Vb高效叠加，叠加后的信号对本振激光器进行调频，实现快速降低激光锁相环的初始频差的目的，从而实现脉冲激光的快速锁定。

【技术实现步骤摘要】
一种基于数字激光鉴频的脉冲锁相环路
本专利技术属于光相干探测
，具体涉及一种基于数字激光鉴频的脉冲锁相环路。
技术介绍
在通信领域中，由于直接探测技术中对信息传输速率的提高已至瓶颈，难以有重大突破，所以各研究人员都把精力投入到相干探测的研究中。光学锁相环是相干探测系统中接收机的重要组成部分，国际上已经研制出多种类型的光学锁相环系统，对连续激光的相位锁定技术已经比较成熟。在相干探测中，信号采用脉冲激光调制使得激光峰值功率更大，增大了接收机的信噪比，使得探测距离大大提升，可以应用于探测隐身目标、卫星通信这类需要长距离、高灵敏度探测的场景中。在低重频的激光脉冲序列中，由于相邻两个光脉冲间的相干性较差，所以要求脉冲激光锁相环在一个激光脉冲开始到脉冲到达峰值前将信号激光与本振激光锁定，从而在锁相环的Q支路恢复出脉冲信号。因此脉冲激光锁相环的锁相捕捉时间是很短的，通常在ns级别。为了能让锁相环的捕捉时间尽量降低，必须在环路外添加辅助捕获技术，而传统的连续激光锁相环所使用的辅助捕获系统主要是基于闸门法研制的。应用闸门法要求系统产生一个固定时间的闸门，用计数器统计闸门时间内的脉冲数，从而计算出被测信号的频率值。这种方法适合于测量高频，低频需要很长的闸门时间。而且，由于用到了高频的分频器，要求被测信号有一定的连续性和周期性。这些特性使得该系统要求差频信号需要稳定的存在一定时间，对于测量脉冲差频信号来说其测量误差过大。因此需要开发一种新型频率捕获技术，基于此建立脉冲激光锁相环路。
技术实现思路
针对传统激光锁相环路中鉴频控制系统不能精确测量和控制脉冲激光锁相环内的本振激光和信号激光频率差的问题，本专利技术提出了一种新型的基于数字激光鉴频的脉冲锁相环路。本专利技术采用的技术方案如下：一种基于数字激光鉴频的脉冲锁相环路，其特征在于，包括数字激光鉴频系统1和脉冲光锁相环2，其中所述脉冲光锁相环包括本振激光器21、90°光混频器22、Q支路平衡探测器23、I支路平衡探测器24、环路滤波器25；其中，所述数字激光鉴频系统1包括：频率测量数字电路3，所述频率测量数字电路3包括高速信号采集器31、FPGA处理器32和数模转换器33，其中FPGA处理器包括门限检测及数据降速模块322、FFT模块323、频谱信息筛选模块324和ADC控制模块321；频率控制模拟电路4，所述频率控制模拟电路4包括高压放大器41、前级低通滤波器42、加法器43和后级低通滤波器44；数字电源51，用于向频率测量数字电路供电；模拟电源52，用于向频率控制模拟电路供电；信号激光器产生的脉冲信号激光与本振激光器产生的连续本振激光输入90°光混频器进行混频后，输出四路相位差为0°、90°、180°和270°的相干光信号，其中两路相位差为0°和180°的光信号经I支路(同相支路)平衡探测器接收，I支路平衡探测器将同相支路光信号转化为环路信号后输入至环路滤波器，经环路滤波器滤波放大后输入本振激光器，以调节本振激光器的输出频率；另外两路相位差为90°和270°的光信号经Q支路(正交支路)平衡探测器接收，Q支路平衡探测器将正交支路光信号转化为Q支路差频信号后，输入至数字激光鉴频系统进行鉴频控制；FPGA处理器中的ADC控制模块321控制高速信号采集器采集Q支路差频信号，将Q支路差频信号进行模数转换后，得到的采样数据(脉冲)输入FPGA处理器，经FPGA处理器中的门限检测及数据降速模块提取出有效数据并对有效数据进行降速处理后，输入FFT模块，FFT模块将有效数据中的信号时域信息变换为信号频域信息，输入频谱信息筛选模块进行数据处理后，得到差频信号的测量频率值，再经数模转换器转换为模拟信号后，输入频率控制模拟电路；经频率控制模拟电路中的高压放大器放大后，输入前级低通滤波器进行滤波，滤波后的信号Vb分别进入四个加法器和后级低通滤波器，四个加法器中与环路滤波器的供电电压V1、环路滤波器的供电电压-V1、I支路平衡探测器的供电电压V2、I支路平衡探测器的供电电压-V2相加的结果输入后级低通滤波器进行滤波处理后，得到Vb+V1、Vb-V1、Vb+V2、Vb-V2四个电压，直接进入后级低通滤波器的滤波信号Vb经后级低通滤波器分为两路Vb；Vb+V1、Vb-V1对环路滤波器进行供电，一路Vb输入环路滤波器的接地端；Vb+V2、Vb-V2对I支路平衡探测器进行供电，另一路Vb输入I支路平衡探测器的接地端。进一步地，所述门限检测及数据降速模块提取有效数据的具体过程为：采样数据输入比较器3221与门限值比较后，输入FIFO缓存，缓存深度大于采样数据输入比较器3221与设定的门限值进行比较，当触发门限(采样数据大于门限值)时，将FIFO缓存中触发点前的至少个和触发点后的至少个数据存入RAM，得到有效数据，Δl为脉冲信号激光的脉冲宽度，Δt为高速信号采集器的采样时钟间隔。所述门限检测及数据降速模块进行降速处理时，通过FFT模块的运算时钟对RAM中的数据进行读取实现。与现有技术相比，本专利技术的有益效果为：本专利技术提供的一种基于数字激光鉴频的脉冲锁相环路，通过数字激光鉴频系统对Q支路平衡探测器的差频信号鉴频得到电压Vb，Vb分别作为环路滤波器和I支路平衡探测器的接地端，使得环路滤波器和I支路平衡探测器中的环路信号与Vb高效叠加，叠加后的信号对本振激光器进行调频，实现快速降低激光锁相环的初始频差的目的，从而实现脉冲激光的快速锁定。解决了现有锁相环路不能精确测量控制脉冲信号的问题。附图说明为了更清楚的说明本专利技术具体实施方式，下面将对具体实施方式中所需要使用的附图作简单的介绍。图中实线为电路连接，虚线为空间光。图1为本专利技术基于数字激光鉴频的脉冲锁相环路的结构示意图；图2为本专利技术基于数字激光鉴频的脉冲锁相环路中，数字激光鉴频系统的结构示意图；图3为数字激光鉴频系统中，频率测量数字电路的结构示意图；图4为频率测量数字电路中，FPGA处理器的结构示意图；图5为FPGA处理器中，门限检测及数据降速模块的结构示意图；图6为数字激光鉴频系统中，频率控制模拟电路的结构示意图。具体实施方式下面结合附图和实施例，详述本专利技术的技术方案。如图1所示，为本专利技术基于数字激光鉴频的脉冲锁相环路的结构示意图；该脉冲锁相环路包括数字激光鉴频系统1和脉冲光锁相环2，其中所述脉冲光锁相环包括本振激光器21、90°光混频器22、Q支路平衡探测器23、I支路平衡探测器24、环路滤波器25；其中，所述数字激光鉴频系统1包括：频率测量数字电路3，所述频率测量数字电路3包括高速信号采集器31、FPGA处理器32和数模转换器33，其中FPGA处理器包括门限检测及数据降速模块322、FFT模块323、频谱信息筛选模块324和ADC控制模块321；频率控制模拟电路4，所述频率控制模拟电路4包括高压放大器41、前级低通滤波器42、加法器43和后级低通滤波器44；数字电源51，本文档来自技高网...

【技术保护点】
1.一种基于数字激光鉴频的脉冲锁相环路，其特征在于，包括数字激光鉴频系统(1)和脉冲光锁相环(2)，其中所述脉冲光锁相环包括本振激光器(21)、90°光混频器(22)、Q支路平衡探测器(23)、I支路平衡探测器(24)、环路滤波器(25)；/n其中，所述数字激光鉴频系统(1)包括：/n频率测量数字电路，所述频率测量数字电路包括高速信号采集器(31)、FPGA处理器(32)和数模转换器(33)，其中FPGA处理器包括门限检测及数据降速模块(322)、FFT模块(323)、频谱信息筛选模块(324)和ADC控制模块(321)；/n频率控制模拟电路，所述频率控制模拟电路包括高压放大器(41)、前级低通滤波器(42)、加法器(43)和后级低通滤波器(44)；/n数字电源，用于向频率测量数字电路供电；/n模拟电源，用于向频率控制模拟电路供电；/n信号激光器产生的脉冲信号激光与本振激光器产生的连续本振激光输入90°光混频器进行混频后，输出四路相位差为0°、90°、180°和270°的相干光信号，其中两路相位差为0°和180°的光信号经I支路平衡探测器接收，I支路平衡探测器将同相支路光信号转化为环路信号后输入至环路滤波器，经环路滤波器滤波放大后输入本振激光器，以调节本振激光器的输出频率；另外两路相位差为90°和270°的光信号经Q支路平衡探测器接收，Q支路平衡探测器将正交支路光信号转化为Q支路差频信号后，输入至数字激光鉴频系统进行鉴频控制；/nFPGA处理器中的ADC控制模块控制高速信号采集器采集Q支路差频信号，将Q支路差频信号进行模数转换后，得到的采样数据输入FPGA处理器，经FPGA处理器中的门限检测及数据降速模块提取出有效数据并对有效数据进行降速处理后，输入FFT模块，FFT模块将有效数据中的信号时域信息变换为信号频域信息，输入频谱信息筛选模块进行数据处理后，得到差频信号的测量频率值，再经数模转换器转换为模拟信号后，输入频率控制模拟电路；经频率控制模拟电路中的高压放大器放大后，输入前级低通滤波器进行滤波，滤波后的信号Vb分别进入四个加法器和后级低通滤波器，四个加法器中与环路滤波器的供电电压V1、环路滤波器的供电电压-V1、I支路平衡探测器的供电电压V2、I支路平衡探测器的供电电压-V2相加的结果输入后级低通滤波器进行滤波处理后，得到Vb+V1、Vb-V1、Vb+V2、Vb-V2四个电压，直接进入后级低通滤波器的滤波信号Vb经后级低通滤波器分为两路；Vb+V1、Vb-V1对环路滤波器进行供电，一路Vb输入环路滤波器的接地端；Vb+V2、Vb-V2对I支路平衡探测器进行供电，另一路Vb输入I支路平衡探测器的接地端。/n...

【技术特征摘要】
1.一种基于数字激光鉴频的脉冲锁相环路，其特征在于，包括数字激光鉴频系统(1)和脉冲光锁相环(2)，其中所述脉冲光锁相环包括本振激光器(21)、90°光混频器(22)、Q支路平衡探测器(23)、I支路平衡探测器(24)、环路滤波器(25)；
其中，所述数字激光鉴频系统(1)包括：
频率测量数字电路，所述频率测量数字电路包括高速信号采集器(31)、FPGA处理器(32)和数模转换器(33)，其中FPGA处理器包括门限检测及数据降速模块(322)、FFT模块(323)、频谱信息筛选模块(324)和ADC控制模块(321)；
频率控制模拟电路，所述频率控制模拟电路包括高压放大器(41)、前级低通滤波器(42)、加法器(43)和后级低通滤波器(44)；
数字电源，用于向频率测量数字电路供电；
模拟电源，用于向频率控制模拟电路供电；
信号激光器产生的脉冲信号激光与本振激光器产生的连续本振激光输入90°光混频器进行混频后，输出四路相位差为0°、90°、180°和270°的相干光信号，其中两路相位差为0°和180°的光信号经I支路平衡探测器接收，I支路平衡探测器将同相支路光信号转化为环路信号后输入至环路滤波器，经环路滤波器滤波放大后输入本振激光器，以调节本振激光器的输出频率；另外两路相位差为90°和270°的光信号经Q支路平衡探测器接收，Q支路平衡探测器将正交支路光信号转化为Q支路差频信号后，输入至数字激光鉴频系统进行鉴频控制；
FPGA处理器中的ADC控制模块控制高速信号采集器采集Q支路差...

【专利技术属性】
技术研发人员：王云祥，郭健聪，邱琪，史双瑾，苏君，王智勇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51