一种具有锁定检测功能的锁相环电路制造技术

本发明专利技术公开了一种具有锁定检测功能的锁相环电路，涉及锁相环技术领域，第一检测电路的输入端分别连接鉴频鉴相器的两个输入端和两个输出端，第二检测电路的输入端分别连接鉴频鉴相器的两个输入端以及第一检测电路的输出端，第三检测电路的输入端连接第一、第二检测电路的输出端以及CLKREF信号端；第一检测电路和第二检测电路通过检测CLKREF信号和CLKFB信号之间的相位差来判断锁相环是否锁定，且第一检测电路可以在锁定后持续对相位差进行检测以确保在反馈时钟频率发生变化时能够正确判断出锁相环的真实锁定状态；第三检测电路具有失锁判定功能，可以对锁相环电路进行失锁检测；三个检测电路构成的锁定检测电路可以准确的检测到锁相环的锁定与失锁状态。

【技术实现步骤摘要】
一种具有锁定检测功能的锁相环电路
本专利技术涉及锁相环
，尤其是一种具有锁定检测功能的锁相环电路。
技术介绍
随着集成电路的发展，锁相环被广泛应用于各领域的芯片中，用来提供精确且稳定的时钟信号。图1所示为锁相环的一种基本结构，由鉴频鉴相器(PFD，PhaseFrequencyDetector)、电荷泵(CP，ChargePump)、环路滤波器(LPF，Low-PassFilter)、压控振荡器(VCO，Voltage-ControlledOscillator)和反馈分频模块(ModuleDiv)等组成，反馈分频模块的输出端与鉴频鉴相器的输入端相连从而构成一个反馈系统，利用反馈原理实现频率及相位的同步技术控制。在锁相环工作时，首先鉴频鉴相器检测输入参考时钟CLKREF和反馈时钟CLKFB的相位差并产生脉冲控制信号UP和Down信号。然后电荷泵将脉冲控制信号转换为电流信号对环路滤波器中的电容充放电，生成压控振荡器的控制电压，该控制电压被用来改变压控振荡器的振荡频率从而产生相应的输出时钟信号CLKOUT，同时该输出时钟信号CLKOUT经反馈分频模块形成反馈时钟CLKFB反馈给鉴频鉴相器。当输入参考时钟CLKREF与反馈时钟CLKFB之间的相位差较小且恒定时，则环路锁定。锁相环的输出时钟信号CLKOUT精确稳定与否对下一级应用会产生较大的影响，因此用于检测锁相环锁定状态的锁定检测电路将非常重要。现有的一种锁定检测电路是检测输入参考时钟CLKREF和反馈时钟CLKFB之间的相位差，若该相位差在设定的范围内，则认为锁相环锁定。但这种锁定检测电路有可能出现反馈时钟CLKFB的频率已经变化却仍被误判为锁定状态的问题，且大多数的锁相环锁定检测电路仅有锁定检测功能而无失锁检测功能，无法实时反映锁相环的工作状态。
技术实现思路
本专利技术人针对上述问题及技术需求，提出了一种具有锁定检测功能的锁相环电路，本专利技术的技术方案如下：一种具有锁定检测功能的锁相环电路，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频模块，输入参考时钟输入至鉴频鉴相器的一个输入端，鉴频鉴相器的两个脉冲控制信号输出端均连接电荷泵的两个输入端并分别输出UP信号和Down信号，电荷泵的输出端连接环路滤波器的输入端，环路滤波器的输出端连接压控振荡器的输入端，压控振荡器的输出端输出时钟信号并通过反馈分频模块输出反馈时钟至鉴频鉴相器的另一个输入端；该锁相环电路还包括锁定检测电路，锁定检测电路包括第一检测电路、第二检测电路和第三检测电路：第一检测电路包括四个输入端和一个输出端，第一检测电路的四个输入端分别连接鉴频鉴相器的两个输入端以及两个输出端；第一检测电路根据获取到的输入参考时钟、反馈时钟、UP信号和Down信号检测输入参考时钟和反馈时钟之间的相位差，并在输入参考时钟相较于反馈时钟提前的相位差超过输入参考时钟的周期，或者在输入参考时钟相较于反馈时钟滞后的相位差超过反馈时钟的周期时，通过输出端输出脉冲宽度为输入参考时钟的周期的脉冲；第二检测电路包括三个输入端和一个输出端，第二检测电路的三个输入端分别连接鉴频鉴相器的两个输入端以及第一检测电路的输出端；第二检测电路根据获取到的输入参考时钟、反馈时钟以及第一检测电路的输出信号检测输入参考时钟和反馈时钟之间的相位差，并在输入参考时钟相较于反馈时钟提前的相位差超过第一延时预设值时，或者在输入参考时钟相较于反馈时钟滞后的相位差超过第二延时预设值时，通过输出端输出高电平，否则通过输出端输出低电平；第三检测电路包括三个输入端和一个输出端，第三检测电路的三个输入端分别连接第一检测电路的输出端、第二检测电路的输出端以及鉴频鉴相器的输入端并获取输入参考时钟，第三检测电路内部包括加减计数器，输入参考时钟为加减计数器的计数时钟，第一检测电路的输出信号为加减计数器的复位信号且低电平复位，第二检测电路的输出信号为加减计数器的加减控制信号，且加减计数器在第二检测电路输出高电平时执行加法运算、反之执行减法运算；第三检测电路在检测到第一检测电路输出高电平、第二检测电路输出高电平且内部的加减计数器计数值达到第一计数预设值时通过输出端输出第一指示信号用于指示锁相环电路处于锁定状态；当锁相环电路处于锁定状态时，第三检测电路在检测到第一检测电路输出低电平时，或者，在检测到第一检测电路输出高电平、第二检测电路输出低电平且内部的加减计数器计数值达到第二计数预设值时，通过输出端输出第二指示信号用于指示锁相环电路处于失锁状态。其进一步的技术方案为，第一检测电路包括第一反相器、第二反相器、第一D触发器、第二D触发器以及第一与门，第一反相器的输入端、第二反相器的输入端、第一D触发器的CLK端以及第二D触发器的CLK端分别作为第一检测电路的四个输入端；第一反相器的输入端连接鉴频鉴相器的一个输出端并获取UP信号，第一反相器的输出端连接第一D触发器的D端，第一D触发器的CLK端连接鉴频鉴相器的一个输入端并获取输入参考时钟，第一D触发器的Q端连接第一与门的一个输入端；第二反相器的输入端连接鉴频鉴相器的另一个输出端并获取Down信号，第二反相器的输出端连接第二D触发器的D端，第二D触发器的CLK端连接鉴频鉴相器的另一个输入端并获取反馈时钟，第二D触发器的Q端连接第一与门的另一个输入端，第一与门的输出端作为第一检测电路的输出端。其进一步的技术方案为，第二检测电路包括第一延时单元、第三D触发器、第二延时单元、第四D触发器、第三反相器和第一或非门，第一延时单元的输入端、第三D触发器的CLK端以及第三D触发器的CLR端分别作为第二检测电路的三个输入端，第二延时单元的输入端连接第三D触发器的CLK端，第四D触发器的D端连接第一延时单元的输入端，第四D触发器的CLR端连接第三D触发器的CLR端；第一延时单元的延时值为第一延时预设值，第二延时单元的延时值为第二延时预设值；第一延时单元的输入端连接鉴频鉴相器的输入端并获取反馈时钟、输出端连接第三D触发器的D端，第三D触发器的CLK端连接鉴频鉴相器的输入端并获取输入参考时钟，第三D触发器的CLR端连接第一检测电路的输出端，第三D触发器的Q端连接第一或非门的一个输入端；第二延时单元的输入端连接鉴频鉴相器的输入端并获取输入参考时钟、输出端连接第四D触发器的CLK端，第四D触发器的D端连接鉴频鉴相器的输入端并获取反馈时钟，第四D触发器的CLR端连接第一检测电路的输出端，第四触发器的Q端通过第三反相器连接第一或非门的另一个输入端；第一或非门的输出端作为第二检测电路的输出端。其进一步的技术方案为，第一延时预设值和第二延时预设值相同或不同。其进一步的技术方案为，第三检测电路除加减计数器之外还包括控制电路、比较器和多路选择器；控制电路包括四个输入端和两个输出端，加减计数器包括四个输入端和一个输出端，控制电路的其中三个输入端与加减计数器的其中三个输入端分别依次对应相连并作为第三检测电路的三个输入端，控制电路的第一输出端与加减计数器剩余的一个输入端相连并为加减计本文档来自技高网...

【技术保护点】
1.一种具有锁定检测功能的锁相环电路，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频模块，输入参考时钟输入至所述鉴频鉴相器的一个输入端，所述鉴频鉴相器的两个脉冲控制信号输出端均连接所述电荷泵的两个输入端并分别输出UP信号和Down信号，所述电荷泵的输出端连接所述环路滤波器的输入端，所述环路滤波器的输出端连接所述压控振荡器的输入端，所述压控振荡器的输出端输出时钟信号并通过所述反馈分频模块输出反馈时钟至所述鉴频鉴相器的另一个输入端；/n其特征在于，所述锁相环电路还包括锁定检测电路，所述锁定检测电路包括第一检测电路、第二检测电路和第三检测电路：/n所述第一检测电路包括四个输入端和一个输出端，所述第一检测电路的四个输入端分别连接所述鉴频鉴相器的两个输入端以及两个输出端；所述第一检测电路根据获取到的所述输入参考时钟、反馈时钟、UP信号和Down信号检测所述输入参考时钟和反馈时钟之间的相位差，并在所述输入参考时钟相较于所述反馈时钟提前的相位差超过所述输入参考时钟的周期，或者在所述输入参考时钟相较于所述反馈时钟滞后的相位差超过所述反馈时钟的周期时，通过输出端输出脉冲宽度为所述输入参考时钟的周期的脉冲；/n所述第二检测电路包括三个输入端和一个输出端，所述第二检测电路的三个输入端分别连接所述鉴频鉴相器的两个输入端以及所述第一检测电路的输出端；所述第二检测电路根据获取到的所述输入参考时钟、反馈时钟以及所述第一检测电路的输出信号检测所述输入参考时钟和反馈时钟之间的相位差，并在所述输入参考时钟相较于所述反馈时钟提前的相位差超过第一延时预设值时，或者在所述输入参考时钟相较于所述反馈时钟滞后的相位差超过第二延时预设值时，通过输出端输出高电平，否则通过输出端输出低电平；/n所述第三检测电路包括三个输入端和一个输出端，所述第三检测电路的三个输入端分别连接所述第一检测电路的输出端、第二检测电路的输出端以及所述鉴频鉴相器的输入端并获取所述输入参考时钟，所述第三检测电路内部包括加减计数器，所述输入参考时钟为所述加减计数器的计数时钟，所述第一检测电路的输出信号为所述加减计数器的复位信号且低电平复位，所述第二检测电路的输出信号为所述加减计数器的加减控制信号，且所述加减计数器在所述第二检测电路输出高电平时执行加法运算、反之执行减法运算；所述第三检测电路在检测到所述第一检测电路输出高电平、第二检测电路输出高电平且内部的加减计数器计数值达到第一计数预设值时通过输出端输出第一指示信号用于指示所述锁相环电路处于锁定状态；当锁相环电路处于锁定状态时，所述第三检测电路在检测到所述第一检测电路输出低电平时，或者，在检测到所述第一检测电路输出高电平、第二检测电路输出低电平且内部的加减计数器计数值达到第二计数预设值时，通过输出端输出第二指示信号用于指示所述锁相环电路处于失锁状态。/n...

【技术特征摘要】
1.一种具有锁定检测功能的锁相环电路，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频模块，输入参考时钟输入至所述鉴频鉴相器的一个输入端，所述鉴频鉴相器的两个脉冲控制信号输出端均连接所述电荷泵的两个输入端并分别输出UP信号和Down信号，所述电荷泵的输出端连接所述环路滤波器的输入端，所述环路滤波器的输出端连接所述压控振荡器的输入端，所述压控振荡器的输出端输出时钟信号并通过所述反馈分频模块输出反馈时钟至所述鉴频鉴相器的另一个输入端；
其特征在于，所述锁相环电路还包括锁定检测电路，所述锁定检测电路包括第一检测电路、第二检测电路和第三检测电路：
所述第一检测电路包括四个输入端和一个输出端，所述第一检测电路的四个输入端分别连接所述鉴频鉴相器的两个输入端以及两个输出端；所述第一检测电路根据获取到的所述输入参考时钟、反馈时钟、UP信号和Down信号检测所述输入参考时钟和反馈时钟之间的相位差，并在所述输入参考时钟相较于所述反馈时钟提前的相位差超过所述输入参考时钟的周期，或者在所述输入参考时钟相较于所述反馈时钟滞后的相位差超过所述反馈时钟的周期时，通过输出端输出脉冲宽度为所述输入参考时钟的周期的脉冲；
所述第二检测电路包括三个输入端和一个输出端，所述第二检测电路的三个输入端分别连接所述鉴频鉴相器的两个输入端以及所述第一检测电路的输出端；所述第二检测电路根据获取到的所述输入参考时钟、反馈时钟以及所述第一检测电路的输出信号检测所述输入参考时钟和反馈时钟之间的相位差，并在所述输入参考时钟相较于所述反馈时钟提前的相位差超过第一延时预设值时，或者在所述输入参考时钟相较于所述反馈时钟滞后的相位差超过第二延时预设值时，通过输出端输出高电平，否则通过输出端输出低电平；
所述第三检测电路包括三个输入端和一个输出端，所述第三检测电路的三个输入端分别连接所述第一检测电路的输出端、第二检测电路的输出端以及所述鉴频鉴相器的输入端并获取所述输入参考时钟，所述第三检测电路内部包括加减计数器，所述输入参考时钟为所述加减计数器的计数时钟，所述第一检测电路的输出信号为所述加减计数器的复位信号且低电平复位，所述第二检测电路的输出信号为所述加减计数器的加减控制信号，且所述加减计数器在所述第二检测电路输出高电平时执行加法运算、反之执行减法运算；所述第三检测电路在检测到所述第一检测电路输出高电平、第二检测电路输出高电平且内部的加减计数器计数值达到第一计数预设值时通过输出端输出第一指示信号用于指示所述锁相环电路处于锁定状态；当锁相环电路处于锁定状态时，所述第三检测电路在检测到所述第一检测电路输出低电平时，或者，在检测到所述第一检测电路输出高电平、第二检测电路输出低电平且内部的加减计数器计数值达到第二计数预设值时，通过输出端输出第二指示信号用于指示所述锁相环电路处于失锁状态。


2.根据权利要求1所述的锁相环电路，其特征在于，所述第一检测电路包括第一反相器、第二反相器、第一D触发器、第二D触发器以及第一与门，所述第一反相器的输入端、第二反相器的输入端、第一D触发器的CLK端以及第二D触发器的CLK端分别作为所述第一检测电路的四个输入端；
所述第一反相器的输入端连接所述鉴频鉴相器的一个输出端并获取UP信号，所述第一反相器的输出端连接所述第一D触发器的D端，所述第一D触发器的CLK端连接所述鉴频鉴相器的一个输入端并获取所述输入参考时钟，所述第一D触发器的Q端连接所述第一与门的一个输入端；
所述第二反相器的输入端连接所述鉴频鉴相器的另一个输出端并获取Down信号，所述第二反相器的输出端连接所述第二D触发器的D端，所述第二D触发器的CLK端连接所述鉴频鉴相器的另一个输入端并获取所述反馈时钟，所述第二D触发器的Q端连接所述第一与门的另一个输入端，所述第一与门的输出端作为所述第一检测电路的输出端。


3.根据权利要求1所述的锁相环电路，其特征在于，所述第二检测电路包括第一延时单元、第三D触发器、第二延时单...

【专利技术属性】
技术研发人员：王德龙，蒋琦，涂波，
申请(专利权)人：无锡中微亿芯有限公司，中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32