一种时钟数据恢复电路制造技术

一种时钟数据恢复电路，包括：至少一个鉴相器、相位差生成子电路、充电泵和第一恢复子电路，其中，所述鉴相器与链路一一对应，所述鉴相器根据来自其对应链路的输入信号和来自所述第一恢复子电路的恢复时钟信号生成相位差信号和数据信号，所述相位差生成子电路根据各鉴相器输入的相位差信号生成最终相位差信号，所述充电泵根据所述最终相位差信号生成电压差信号，所述第一恢复子电路用于根据所述电压差信号生成所述恢复时钟信号，将所述恢复时钟信号反馈到所述鉴相器。本实施例提供的方案，将多个相位差信号综合为一个相位差信号，只恢复一路时钟，时钟的减少大幅降低了功耗。

A clock data recovery circuit

【技术实现步骤摘要】
一种时钟数据恢复电路
本文涉及电子技术，尤指一种时钟数据恢复电路。
技术介绍
目前数据传输的高速接口均采用串行接口(SerDes)，其原因主要在于可以非常好的解决并行接口中遇到的数据偏斜(Skew)以及干扰(Crosstalk)等问题。并且理论上来说串行接口更容易提升速度上限，只要接收端可以较好的恢复发送端的时钟和数据即可。而实现这个功能的电路就是时钟数据恢复(ClockandDataRecovery，简称CDR)，因此CDR设计的好坏直接影响到该接口的性能，是整个SerDes接口非常重要的一环。多路SerDes接口一般采用每条通路单独配上一个CDR电路的方法，即每一路(lane)恢复各自的时钟与数据。所恢复出的数据由于各lane在排线布局等原因，一般会导致发生skew。这时候就需要在后端添加De-skew电路来消除每条lane之间的数据偏斜，最后再用同步(sync)电路来同步各路时钟信号。其具体信号流向如图1a所示。图1a示出了目前用于多路SerDes高速接口数据传输时，CDR模块布置和架构设计。以2条lane的Gen3PCIe为例，图1a中101为lane0在芯片A发送端的差分发送器(Differentialtransmitter)；所示102为lane0收发端之间的link(链路)；所示103为lane0在接收端的差分接收器(Differentialreceiver)，其从link上接收到的信号为单比特(bit)data_0；所示104为存储单元(图例为寄存器)用于把通过CDR恢复的时钟和数据储存下来；所示105为弹性缓冲器，其实质为较大的FIFO(FirstInputFirstOutput，先入先出)，受接收端本地时钟驱动；所示106为链路数据偏斜延迟电路(lanedatade-skewdelaycircuit)，用于消除PCIelane与lane之间data传输造成的skew；所示107为CDR电路，其包含时钟恢复电路(ClockRecoveryCircuit，简称CRC)和数据恢复电路(DataRecoveryCircuit，简称DRC)两部分，CRC用于从发送端传输的数据流来恢复嵌入在其中的clock，而DRC则根据恢复的clock采样data，达到恢复发送端data的目的。CDR电路恢复前后数据与时钟的波形如图1b所示，图1b中可以明显看到lane0与lane1之间的数据和时钟偏斜。传统多路高速SerDes接口一般都是每条lane配上各自的CDR电路，这种情况下会面临如下两个主要问题：Lane与lane之间恢复出来的Clock与data会有skew，容易造成后续逻辑电路识别数据错误，导致通信失败；电路面积较大、功耗较大以及性能较差，不稳定。
技术实现思路
本申请提供了一种时钟数据恢复电路，降低功耗，减少数据偏斜。本申请提供了一种时钟数据恢复电路，包括：至少一个鉴相器、相位差生成子电路、充电泵和第一恢复子电路，其中，所述鉴相器与链路一一对应，所述鉴相器包括第一输出端和第二输出端，所述鉴相器的第一输出端连接到所述相位差生成子电路，所述相位差生成子电路的输出端连接到所述充电泵的输入端，所述充电泵的输出端连接到所述第一恢复子电路，其中：所述鉴相器用于根据来自其对应链路的输入信号和来自所述第一恢复子电路的恢复时钟信号生成相位差信号和数据信号，通过所述第一输出端输出所述相位差信号，通过所述第二输出端输出所述数据信号；所述相位差生成子电路用于根据各鉴相器输入的相位差信号生成最终相位差信号，输出所述最终相位差信号至所述充电泵；所述充电泵用于根据所述最终相位差信号生成电压差信号，输出所述电压差信号至所述第一恢复子电路；所述第一恢复子电路用于根据所述电压差信号生成所述恢复时钟信号，将所述恢复时钟信号反馈到所述鉴相器。在一实施例中，所述相位差生成子电路根据各鉴相器输入的相位差信号生成最终相位差信号包括：所述相位差生成子电路将各鉴相器输入的相位差信号分别加权后求和，得到所述最终相位差信号。在一实施例中，加权时，每个链路的相位差信号的权重与该链路的延迟正相关。在一实施例中，所述第一恢复子电路包括：第一环路滤波器和第一压控振荡器，其中，所述第一环路滤波器的输入端连接到所述充电泵的输出端，所述第一环路滤波器的输出端连接到所述第一压控振荡器的输入端，所述第一压控振荡器的输出端作为所述第一恢复子电路的输出端。在一实施例中，所述时钟数据恢复电路还包括第二恢复子电路，所述第二恢复子电路与所述鉴相器的第二输出端、所述充电泵的输出端连接，所述第二恢复子电路用于，接收所述鉴相器输出的数据信号和所述充电泵输出的电压差信号，根据所述电压差信号调节所述数据信号的相位，输出恢复后的数据信号；其中，所述鉴相器、所述相位差生成子电路、所述充电泵和所述第一恢复子电路构成的第一支路，所述鉴相器、所述相位差生成子电路、所述充电泵和第二恢复子电路构成的第二支路其中之一基于延迟锁相环实现，另一基于锁相环实现。在一实施例中，所述第二恢复子电路包括：第二环路滤波器和第一同步子电路，所述第一同步子电路包括第一输入端和第二输入端，所述鉴相器的第二输出端连接至所述第一同步子电路的第一输入端，所述第二环路滤波器的输入端连接至所述充电泵的输出端，所述第二环路滤波器的输出端连接至所述第一同步子电路的第二输入端，所述第二环路滤波器用于对所述电压差信号进行滤波，输出第二相位调整信号至所述第一同步子电路，所述第一同步子电路用于根据所述第二相位调整信号对从所述鉴相器接收到的数据信号进行延迟，输出恢复后的数据信号。在一实施例中，所述第一同步子电路基于以下至少之一实现：延迟线、先入先出存储器、移位寄存器。在一实施例中，所述第一恢复子电路包括：第三环路滤波器和第二同步子电路，其中，所述第三环路滤波器的输入端连接到所述充电泵的输出端，所述第三环路滤波器的输出端连接到所述第二同步子电路的输入端，所述第二同步子电路的输出端作为所述第一恢复子电路的输出端，所述第三环路滤波器用于对所述电压差信号进行滤波，输出第一相位调整信号至所述第二同步子电路，所述第二同步子电路用于根据所述第一相位调整信号对上一次所输出的恢复时钟信号的相位进行延迟后输出恢复时钟信号。在一实施例中，所述第二恢复子电路包括：第四环路滤波器、第二压控振荡器和寄存器单元，所述寄存器单元包括第一输入端和第二输入端，所述鉴相器的第二输出端连接至所述寄存器单元的第一输入端，所述第四环路滤波器的输入端连接至所述充电泵的输出端，所述第四环路滤波器的输出端连接至所述第二压控振荡器的输入端，所述第二压控振荡器的输出端连接至所述寄存器单元的第二输入端，其中：所述第四环路滤波器用于对所述电压差信号进行滤波，输出滤波后的电压差信号至所述第二压控振荡器；所述第二压控振荡器用于根据所述滤波后的电压差信号生成时钟信号，输出到所述寄存器单元；所述寄存器单元用于对从所述鉴相器接收到的数据信号根据所述时钟信号进行延本文档来自技高网...

【技术保护点】
1.一种时钟数据恢复电路，其特征在于，包括：至少一个鉴相器、相位差生成子电路、充电泵和第一恢复子电路，其中，所述鉴相器与链路一一对应，所述鉴相器包括第一输出端和第二输出端，所述鉴相器的第一输出端连接到所述相位差生成子电路，所述相位差生成子电路的输出端连接到所述充电泵的输入端，所述充电泵的输出端连接到所述第一恢复子电路，其中：/n所述鉴相器用于根据来自其对应链路的输入信号和来自所述第一恢复子电路的恢复时钟信号生成相位差信号和数据信号，通过所述第一输出端输出所述相位差信号，通过所述第二输出端输出所述数据信号；/n所述相位差生成子电路用于根据各鉴相器输入的相位差信号生成最终相位差信号，输出所述最终相位差信号至所述充电泵；/n所述充电泵用于根据所述最终相位差信号生成电压差信号，输出所述电压差信号至所述第一恢复子电路；/n所述第一恢复子电路用于根据所述电压差信号生成所述恢复时钟信号，将所述恢复时钟信号反馈到所述鉴相器。/n

【技术特征摘要】
1.一种时钟数据恢复电路，其特征在于，包括：至少一个鉴相器、相位差生成子电路、充电泵和第一恢复子电路，其中，所述鉴相器与链路一一对应，所述鉴相器包括第一输出端和第二输出端，所述鉴相器的第一输出端连接到所述相位差生成子电路，所述相位差生成子电路的输出端连接到所述充电泵的输入端，所述充电泵的输出端连接到所述第一恢复子电路，其中：
所述鉴相器用于根据来自其对应链路的输入信号和来自所述第一恢复子电路的恢复时钟信号生成相位差信号和数据信号，通过所述第一输出端输出所述相位差信号，通过所述第二输出端输出所述数据信号；
所述相位差生成子电路用于根据各鉴相器输入的相位差信号生成最终相位差信号，输出所述最终相位差信号至所述充电泵；
所述充电泵用于根据所述最终相位差信号生成电压差信号，输出所述电压差信号至所述第一恢复子电路；
所述第一恢复子电路用于根据所述电压差信号生成所述恢复时钟信号，将所述恢复时钟信号反馈到所述鉴相器。


2.根据权利要求1所述的时钟数据恢复电路，其特征在于，所述相位差生成子电路根据各鉴相器输入的相位差信号生成最终相位差信号包括：所述相位差生成子电路将各鉴相器输入的相位差信号分别加权后求和，得到所述最终相位差信号。


3.根据权利要求2所述的时钟数据恢复电路，其特征在于，加权时，每个链路的相位差信号的权重与该链路的延迟正相关。


4.根据权利要求1所述的时钟数据恢复电路，其特征在于，
所述第一恢复子电路包括：第一环路滤波器和第一压控振荡器，其中，所述第一环路滤波器的输入端连接到所述充电泵的输出端，所述第一环路滤波器的输出端连接到所述第一压控振荡器的输入端，所述第一压控振荡器的输出端作为所述第一恢复子电路的输出端。


5.根据权利要求1至4任一所述的时钟数据恢复电路，其特征在于，所述时钟数据恢复电路还包括第二恢复子电路，所述第二恢复子电路与所述鉴相器的第二输出端、所述充电泵的输出端连接，所述第二恢复子电路用于，接收所述鉴相器输出的数据信号和所述充电泵输出的电压差信号，根据所述电压差信号调节所述数据信号的相位，输出恢复后的数据信号；
其中，所述鉴相器、所述相位差生成子电路、所述充电泵和所述第一恢复子电路构成的第一支路，所述鉴相器、所述相位差生成子电路、所述充电泵和第二恢复子电路构成的第二支路其中之一基于延迟锁相环实现，另一基于锁相环实现。


6.根据权利要求5所述的时钟...

【专利技术属性】
技术研发人员：王晓飞，
申请(专利权)人：合肥大唐存储科技有限公司，
类型：发明
国别省市：北京;11