用于在动态随机存取存储器件的延长的刷新期间降低功耗的系统和方法技术方案

一种动态随机存取存储（“ＤＲＡＭ”）器件，其在普通刷新模式或静态刷新模式下操作，例如自刷新模式。当刷新存储单元时，单元板电压选择器将电源电压的一半的电压耦合到在普通刷新模式和静态刷新模式下的ＤＲＡＭ阵列的单元板。在静态刷新模式下的突发刷新的间隔内，单元板电压选择器将降低的电压耦合到单元板。这降低了跨越在各个存取晶体管的源极／漏极和衬底之间形成的二极管结的电压。所降低的电压减小了来自存储单元电容器的放电电流，因此允许所需刷新率降低，从而降低了功耗。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及动态随机存取存储器件，特别地，涉及一种用于在延长的刷新期间降低存储单元的泄漏量的系统和方法，以增加刷新间隔的时间，从而降低功耗。
技术介绍
许多电池供电的便携式电子器件，例如便携式计算机(laptopcomputer)、商务通(portable digital assistant)、手机等，都需要提供大存储容量和低功耗的存储器件。当不使用这些器件时，这些器件一般在低功率模式下运行，以降低功耗，从而延长这些器件在再充电之间的工作时间。如本领域技术人员所能理解的那样，在低功率模式下，一般降低应用到诸如微处理器、关联控制芯片和存储器件等电子元件的一个或多个电源电压，以降低元件的功耗。尽管在低功率模式下改变电源电压以降低功耗，但是必须保持存储在例如存储器件等电子元件内的数据。一般这些器件需要大存储容量，以使可用存储量最大化。因为该原因，使用具有相对较大存储容量的动态随机存取存储(“DRAM”)器件，一般比使用例如静态随机存取存储(“SRAM”)器件等其它类型的存储器件和例如闪速存储器件等非易失性存储器件更加理想。然而，由于DRAM器件存储数据的方式，其具有必须不停地刷新其存储单元的缺点。刷新DRAM存储单元往往消耗大量的功率。如本领域所公知的那样，每一个DRAM存储单元都由电容器组成，此电容器被充电至两个电压之一，以存储少量数据。电荷通过各种方式从电容器泄漏。因为该原因，必须通过再充电DRAM使其达到起始电压来刷新DRAM。一般主要通过从在存储单元阵列的每行内的存储单元读取数据位，然后将这些相同的数据位写回到行内的相同单元，来执行刷新。一般基于逐行方式，以避免在刷新间隔存储在存储单元内的电荷过度泄漏所需的速度，来执行此刷新。每次刷新一行存储单元，将用于每个存储单元的一对位线切换到互补电压，然后将其平衡，其消耗大量功率。当存储单元阵列中的列数随存储容量的增加而增加时，在驱动每行的过程中消耗的功率相应增加。由刷新而消耗的功率的量也依赖于几种刷新模式中的哪一种有效。通常自刷新模式在未从DRAM读取数据或未将数据写入DRAM的过程中是有效的。因为便携式电子器件通常大部分时间是非活跃的，所以在自刷新过程中消耗的功率的量是确定电子器件在电池充电的间隔中可以使用的时间的重要因素。通过刷新在任一刷新模式下的DRAM而消耗的功率量与需要执行刷新的速率成比例。如果可以减小DRAM所需的刷新率，也就可降低刷新功耗。所需刷新率由电荷从存储单元电容泄漏的速率所确定。因此，增加刷新间隔所需的时间的一些尝试集中于调整刷新的速率，其为电荷从存储单元电容器泄漏的速度的函数。例如，因为电荷从存储单元电容器泄漏的速度是温度的函数，一些节能技术调节作为温度的函数的刷新率。结果，除了必需的刷新以外，不频繁刷新。用于增加刷新间隔所需时间的其它尝试集中于减小来自存储单元电容器的电荷泄漏量。参照图1，典型的DRAM阵列100的部分包括多个存储单元110，每个存储单元耦合到字线WL和位线DL。在阵列100内的存储单元110以行和列排列，其中对每行存储单元100提供一个字线。字线WL耦合到响应行地址AO-AX的行译码器112，并由此行译码器112所驱动。如图1所示，DRAM阵列100具有折叠的位线结构，因此给每列存储单元110提供互补的位线DL和DL*。在具有开位线(open digit line)结构的存储阵列(未示出)内，单位线DL被包括在每列存储单元110的阵列内。另一个位线由邻近阵列提供。然而，以下对DRAM阵列的问题的讨论和解决这些问题的先前的尝试可应用于具有开位线结构的阵列和具有折叠位线结构的阵列。不考虑阵列是否具有折叠位线结构或开位线结构，每个存储单元110包括耦合在单元板116和存储节点118之间的存储单元电容器114。通常，单元板对于在阵列内的所有的存储单元110是共同的，并且一般被偏置到电压Vcc/2。存取晶体管120耦合在存储节点118和用于含存储单元110的列的位线DL之间。此存取晶体管120的栅极被耦合到用于包括存储单元110的行的字线WL。当数据位将写入存储单元110时，将一般为Vcc或零伏特的相应于数据位的电压应用到耦合有存储单元110的位线DL，并驱使应用到字线WL的电压到高位，以开启存取晶体管120。然后，存取晶体管120将位线DL耦合到电容器114，以在电容器114内存储位线DL的电压。对于读出操作，先平衡位线DL使其达到平衡电压，一般达到Vcc/2，然后驱使字线WL到高位，以开启存取晶体管120。然后，存取晶体管120将电容器114耦合到位线DL，以轻微改变位线DL上的电压使其高于或低于依赖于存储在电容器114内的电压的平衡电压。响应于将通常为零伏特的低位有效NSENSE*信号应用到n-读出放大器130和将通常为Vcc的高位有效PSENSE*信号应用到p-读出放大器132，n-读出放大器130和p-读出放大器132检测电压是否增加或减小。DRAM中的控制电路(未示出)提供该NSENSE*信号和该PSENSE*信号。如果检测到电压增加，p-读出放大器132驱使位线DL达到Vcc，而如果检测到电压降低，n-读出放大器130驱使位线DL达到零伏特。然后，通过读出放大器130，132施加给位线DL的电压对电容器114再充电，使其达到初始充电电压。列译码器136将成对的互补位线DL，DL*中的一对耦合到响应列地址AO-AX的互补输入/输出线“IO，IO*”。执行上述存储器件读出过程，即激活字线WL，然后检测在有效字线WL的行内的所有存储单元100的位线电压，以刷新存储单元100。如果在刷新间隔，对电容器114上的电压从Vcc过度放电或从零伏特过度充电，读出放大器130，132不可能准确读出给存储单元电容器114充电所达到的电压。结果错误地读出存储单元100，被称为数据保持误差。如本领域所公知的那样，置于存储单元电容器114上的电荷通过多种途径消耗。一种放电途径是通过电容器114自身的电介质。另一种重要的放电途径是当存取晶体管120被关闭时，通过将电容器114耦合到位线DL的存取晶体管120。此泄漏电流被称为晶体管120的“亚阈值”泄漏电流。降低晶体管120的亚阈值泄漏电流允许电容器114保持足够接近起始时置于电容器114上的电压，避免了数据保持误差。已使用各种方法降低存取晶体管120的亚阈值泄漏电流，以允许存储单元电容器114在刷新间隔较长时间保持电荷。这些方法中的一些方法依赖于通过在字线无效时偏置字线到负电压或偏置衬底到较小的负电压，以提高存取晶体管120的阈值电压VT。可以耗散存储单元电容器114上的电荷的另一途径是从存取晶体管120到衬底。参照图2，典型的存储单元存取晶体管120位于NMOS晶体管内，其在P型衬底140上部具有第一n掺杂源极/漏极区142和第二n掺杂源极/漏极区144。第一n掺杂源极/漏极区142耦合到位线DL，而第二n掺杂源/漏极区144耦合到存储单元电容器114。存取晶体管120还包括由通过氧化层148与衬底140绝缘的栅电极146形成的栅极。栅电极146耦合到字线WL。耦合到存储单元电容器的n掺杂源极/漏极区144和p掺杂衬底140一起形成二极管结(150)，图3将其示意性本文档来自技高网...

【技术保护点】
一种操作具有需要周期性刷新的存储单元阵列的动态随机存取存储器件的方法，每个所述存储单元包括由多个存储单元的电容器通用的单元板形成的存储单元电容器，所述方法包括：在普通操作模式下，将所述单元板偏置到第一电压；在静态刷新模式下，除了将刷新所述阵列内的存储单元时，将所述单元板偏置到第二电压；以及在所述静态刷新模式下，在将刷新所述阵列内的存储单元时，将所述单元板偏置到所述第一电压。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：SL卡斯珀，
申请(专利权)人：米克伦技术公司，
类型：发明
国别省市：US[美国]