用于优化芯片静电泄放能力的管脚环的自动布局方法技术

本发明专利技术公开了一种用于优化芯片静电泄放能力的管脚环的自动布局方法，包括：根据选定工艺库的信息和封装约束信息，确定芯片的信号引线模块的种类和数量，并结合设计总功耗数据确定电源引线模块的种类和对应每组电源引线模块种类的基本需求数量；基于信号引线模块和电源引线模块的种类、数量和封装约束信息，得到四条边界各自的待布局引线模块的分组；对每条边界执行第一自动布局，插入一个边界模块后，依次轮询调用第二子程序和第三子程序，分别用于插入信号引线模块，第一电源引线模块组和/或第二电源引线模块组；根据该边界执行第一自动布局后的剩余间隙的尺寸执行第二自动布局，用以优化芯片的静电泄放能力。

【技术实现步骤摘要】
用于优化芯片静电泄放能力的管脚环的自动布局方法
本专利技术涉及微电子
，尤其涉及一种用于优化芯片静电泄放能力的管脚环的自动布局方法。
技术介绍
芯片设计中，布局是决定内核单元、宏模块等电路部件位于版图平面的位置的设计步骤。通过在版图上给单元、宏模块等分配物理位置，使得单元、宏模块等部件互不重叠。该分配需要根据用户给出的特定约束来对代价函数进行优化。布局之后,单元和引脚的确切位置己经确定,所需的互联也已经确定。通常讨论的布局，都集中在芯片内核的布局。对于芯片设计来说，还有一个很关键的布局步骤是对管脚环(PADring)进行布局。静电放电(ElectrostaticDischarge，ESD)，应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS)破坏的主要元凶。因为静电通常瞬间电压非常高(>几千伏)，所以这种损伤是毁灭性和永久性的，会造成电路直接烧毁。所以预防静电损伤是所有芯片设计和制造的头号难题。ESD的泄放也是管脚环(PADring)的一个重要任务，静电泄放通路的模块都是在信号引线模块SignalPAD旁边本文档来自技高网...

【技术保护点】
1.一种用于优化芯片静电泄放能力的管脚环的自动布局方法，其特征在于，所述方法包括：/n获取芯片的设计总功耗数据、面积约束信息、封装约束信息、内核的位置信息和芯片设计选定工艺库的信息；所述内核的位置信息包括内核的边界位置坐标；/n根据所述面积约束信息和内核的边界位置坐标，确定所述芯片的管脚环的位置信息；所述管脚环具有四条边界；所述管脚环的位置信息包括：所述管脚环的每条边界的位置坐标和宽度信息；/n根据所述选定工艺库的信息和封装约束信息，确定所述芯片的信号引线模块SignalPAD的种类和数量；/n结合所述设计总功耗数据与所述信号引线模块Signal PAD的种类和数量确定电源引线模块的种类和对应...

【技术特征摘要】
1.一种用于优化芯片静电泄放能力的管脚环的自动布局方法，其特征在于，所述方法包括：
获取芯片的设计总功耗数据、面积约束信息、封装约束信息、内核的位置信息和芯片设计选定工艺库的信息；所述内核的位置信息包括内核的边界位置坐标；
根据所述面积约束信息和内核的边界位置坐标，确定所述芯片的管脚环的位置信息；所述管脚环具有四条边界；所述管脚环的位置信息包括：所述管脚环的每条边界的位置坐标和宽度信息；
根据所述选定工艺库的信息和封装约束信息，确定所述芯片的信号引线模块SignalPAD的种类和数量；
结合所述设计总功耗数据与所述信号引线模块SignalPAD的种类和数量确定电源引线模块的种类和对应每组电源引线模块种类的基本需求数量；所述电源引线模块种类包括第一电源引线模块组和第二电源引线模块组；所述第一电源引线模块组包括第一电平引线模块VssPAD和第二电平引线模块VddPad；所述第二电源引线模块组包括第一电平输入输出引线模块VssIOPAD和第二电平输入输出引线模块VddIOPad；
基于所述SignalPAD的种类和数量、所述电源引线模块的种类和对应每组电源引线模块种类的基本需求数量和所述封装约束信息，将所述SignalPAD、第一电源引线模块组和第二电源引线模块组分为四组待布局引线模块；所述四组待布局引线模块与所述四条边界具有一一对应关系；
对每条边界执行第一自动布局；所述第一自动布局包括：根据所述管脚环的边界位置坐标选定该边界顶点，并确定选定的所述边界顶点的位置坐标为该边界的布局起始点坐标；调用第一子程序，以所述起始点坐标作为起点，由所述工艺库调用并插入一个边界模块cornercell，记录所述边界模块的终止位置坐标；根据边界模块的终止位置坐标以及该边界对应的待布局引线模块，依次轮询调用第二子程序和第三子程序，从而依次由所述工艺库调用并插入所需的SignalPAD、第一电源引线模块组和/或第二电源引线模块组，并记录每次插入后的终止位置坐标；其中所述第二子程序用于插入SignalPAD，所述第三子程序用于插入第一电源引线模块组和/或第二电源引线模块组；
根据最后一次插入后的终止位置坐标、相邻一条边界的边界顶点和边界模块的模块尺寸，计算每条边界执行所述第一自动布局后的剩余间隙的尺寸，并根据所述剩余间隙的尺寸执行第二自动布局，用以优化所述芯片的静电泄放能力；
所述第二自动布局具体包括：
当所述剩余间隙的尺寸大于等于第一电源引线模块组的横向尺寸时，调用第三子程序在所述剩余间隙内插入一组或多组第一电源引线模块组；
当所述剩余间隙的尺寸于小于第一电源引线模块组的横向尺寸且大于等于第二电源引线模块组的横向尺寸时，调用第三子程序在所述剩余间隙内插入一组第二电源引线模块组；
当所述剩余间隙...

【专利技术属性】
技术研发人员：赵少峰，
申请(专利权)人：安徽省东科半导体有限公司，
类型：发明
国别省市：安徽;34