【技术实现步骤摘要】
静电放电保护结构及静电放电保护电路
本专利技术实施例涉及静电放电保护领域，尤其涉及一种静电放电保护结构及静电放电保护电路。
技术介绍
静电放电现象是半导体器件或电路在制造、生产、组装、测试、存放、搬运等的过程中一种常见的现象，其所带来的过量电荷，会在极短的时间内经由集成电路的输入/输出pin脚传入集成电路中，而破坏集成电路的内部电路。为了解决此问题，通常需要在内部电路与输入/输出pin脚之间设置一个保护电路，该保护电路必须在静电放电的脉冲电流未到达内部电路之前先行启动，以迅速地消除过高的电压，进而减少ESD(ElectrostaticDischarge，静电放电)现象所导致的破坏。电源管理IC(IntegratedCircuit，集成电路)、驱动IC和自动IC在日常应用中起重要作用，高压ESD保护对于这些IC器件也越来越重要，但是这些高压IC器件由于本身固有的静电应力承受能力弱而导致较差的静电放电性能(ESDrobustness)。而且，当电源管理IC(集成电路)、驱动IC和自动IC的输入/输出pin脚接入的...
【技术保护点】
1.一种静电放电保护结构，其特征在于，包括：/n基底，所述基底内具有两个平行排列且相隔离的漂移区；/nLDMOS晶体管，位于每一个所述漂移区中，所述LDMOS晶体管包括位于所述基底上的栅极结构、位于所述栅极结构一侧漂移区内的体区、以及分别位于所述栅极结构两侧的源区和漏区，所述栅极结构横跨所述漂移区和体区的交界表面，所述源区位于所述体区内，所述漏区位于所述漂移区内，所述体区与源区相连接；/n两个所述漂移区内的源区均互相连接；/n一个漂移区内的漏区均与静电放电输入端相连接，另一个漂移区内的漏区均与接地端相连接；/n其中，所述漂移区、源区和漏区为第一导电类型，所述体区为第二导电类...
【技术特征摘要】
1.一种静电放电保护结构，其特征在于，包括：
基底，所述基底内具有两个平行排列且相隔离的漂移区；
LDMOS晶体管，位于每一个所述漂移区中，所述LDMOS晶体管包括位于所述基底上的栅极结构、位于所述栅极结构一侧漂移区内的体区、以及分别位于所述栅极结构两侧的源区和漏区，所述栅极结构横跨所述漂移区和体区的交界表面，所述源区位于所述体区内，所述漏区位于所述漂移区内，所述体区与源区相连接；
两个所述漂移区内的源区均互相连接；
一个漂移区内的漏区均与静电放电输入端相连接，另一个漂移区内的漏区均与接地端相连接；
其中，所述漂移区、源区和漏区为第一导电类型，所述体区为第二导电类型，所述第一导电类型和第二导电类型不同。
2.如权利要求1所述的静电放电保护结构，其特征在于，在每一个所述LDMOS晶体管中，所述栅极结构和相对应的源区之间接入一电阻，所述栅极结构和相对应的漏区之间接入一电容。
3.如权利要求2所述的静电放电保护结构，其特征在于，所述电阻的阻值和所述电容的电容值的乘积小于2μs。
4.如权利要求1所述的静电放电保护结构，其特征在于，所述静电放电输入端的电压为正压或负压。
5.如权利要求1所述的静电放电保护结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
6.如权利要求1所述的静电放电保护结构，其特征在于，所述LDMOS晶体管为共用源漏LDMOS晶体管。
7.如权利要求1所述的静电放电保护结构，其特征在于，所述源区内设置有体区接触区，所述体区接触区和所述体区相接触，所述体区接触区为第二导电类型；
所述体区接触区与和源区相连接。
8.如权利要求1所述的静电放电保护结构，其特征在于，在每一个所述漂移区内，每一个所述体区至相邻漏区之间的距离相等。
9.如权利要求1所述的静电放电保护结构，其特征在于，所述静电放电保护结构为镜像对称结构。
10.如权利要求1所述的静电放电保护结构，其特征在于，两个所述漂移区内的离子掺杂浓度相同，且每个体区内的离子掺杂浓度相同。
11.如权利要求1所述的静电放电保护结构，其特征在于，所述...
【专利技术属性】
技术研发人员：谷欣明，程惠娟，李宏伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。