【技术实现步骤摘要】
【国外来华专利技术】具有多层囊封剂的半导体装置及相关联系统、装置与方法
本技术涉及半导体装置囊封剂,例如接触金属迹线的底部填充物。
技术介绍
半导体装置裸片,其包含存储器芯片、微处理器芯片及成像器芯片,通常包含安装在衬底上且包装在塑料保护罩中的半导体裸片。所述裸片包含例如存储器单元、处理器电路及成像器装置的功能特征,以及电连接到功能特征的接合焊盘。接合焊盘可电连接到保护罩外部的端子以将裸片连接到更高级电路。形成半导体装置可包含形成衬底102,其中迹线104经暴露在衬底102上。如图1中所说明,可基于移除焊料掩模开口区域中的焊料掩模106来暴露迹线104,由此也暴露衬底顶部的顶表面及迹线104的外围表面。如图1中进一步说明,单独组装结构可经对准且经附接到衬底102及迹线104,所述单独组装结构包含具有支柱112的裸片110以及囊封支柱112及裸片110上的表面的晶片级底部填充物130。附接工艺可包含使晶片级底部填充物130重整或回流(举例来说,例如通过控制其温度以改变其粘度水平),晶片级底部填充物130如图1中所说明那样向下行进以填充裸片110与衬底102之间的空间。如图2中进一步说明,所得半导体装置202(例如,在使晶片级底部填充物130回流且固化晶片级底部填充物130以形成囊封剂之后)可包含填充裸片110与衬底102之间的空间的晶片级底部填充物130。晶片级底部填充物130可进一步囊封迹线104。然而,由于各种因素(例如,晶片级底部填充物130的粘度水平、陷留空气/气体、晶片级底部填充物130的不均匀流动、所述 ...
【技术保护点】
1.一种半导体装置,其包括:/n衬底,其包含迹线,其中所述迹线突出在所述衬底的顶表面上方;/n预填充材料,其在所述衬底上方且在所述迹线之间,其中所述预填充材料直接接触所述迹线的外围表面;/n裸片,其经附接在所述衬底上方;及/n晶片级底部填充物,其在所述预填充材料与所述裸片之间。/n
【技术特征摘要】
【国外来华专利技术】20171117 US 15/817,0001.一种半导体装置,其包括:
衬底,其包含迹线,其中所述迹线突出在所述衬底的顶表面上方;
预填充材料,其在所述衬底上方且在所述迹线之间,其中所述预填充材料直接接触所述迹线的外围表面;
裸片,其经附接在所述衬底上方;及
晶片级底部填充物,其在所述预填充材料与所述裸片之间。
2.根据权利要求1所述的半导体装置,其中在一定制造条件下所述预填充材料对应于第一粘度水平,其中在所述制造条件下所述第一粘度水平低于所述晶片级底部填充物的第二粘度水平。
3.根据权利要求2所述的半导体装置,其中所述预填充材料包含非导电膏NCP。
4.根据权利要求3所述的半导体装置,其中所述NCP包含助熔功能或特性。
5.根据权利要求3所述的半导体装置,其中所述NCP具有与所述迹线的一或多个顶表面共面或在其上方的顶表面。
6.根据权利要求2所述的半导体装置,其中所述预填充材料包含非导电液体囊封剂。
7.根据权利要求6所述的半导体装置,其中所述非导电液体囊封剂具有与所述迹线的一或多个顶表面共面或在其下方的顶表面。
8.根据权利要求2所述的半导体装置,其中所述预填充材料包含焊料掩模,所述焊料掩模的顶表面与所述迹线的一或多个顶表面共面或在其下方。
9.根据权利要求1所述的半导体装置,其中所述预填充材料直接接触所述晶片级底部填充物。
10.根据权利要求1所述的半导体装置,其中:
所述预填充材料直接接触所述衬底的所述顶表面;
所述裸片包含底表面及从所述裸片突出的支柱,其中所述支柱电耦合到所述迹线;且
所述晶片级底部填充物直接接触所述裸片的所述底表面及所述支柱。
11.一种制造半导体装置的方法,其包括:
提供包含迹线的衬底,其中所述迹线突出在所述衬底的顶表面上方;
在所述衬底上方且在所述迹线之间形成预填充材料,其中所述预填充材料直接接触所述迹线的外围表面;及
在所述预填充材料上方将临时结构附接到所述衬底,其中所述临时结构包含裸片及在所述裸片与所述预填充材料之间的晶片级底部填充物。
12.根据权利要求11所述的方法,其中形成所述预填充材料包含在所述迹线之间施加非导电膏NCP。
13.根据权利要求12所述的方法,其中施加所述NCP包含施加包含助熔功能或特性的所述NCP。
...
【专利技术属性】
技术研发人员:罗时剑,J·S·哈克,
申请(专利权)人:美光科技公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。