一种内部电源焊盘间距更小的半导体封装制造技术

一种封装后的集成电路(integrated circuit，IC)，包括IC和封装。所述封装具有底部介质层和在所述底部介质层上形成的多个重布线层(redistribution layers，RDLs)。所述多个RDL中的每个RDL包括图案化导体、介质层和位于图案化导体之间并延伸至其它RDL或延伸至外部连接的多个过孔。所述封装包括具有第一侧向间距的多个封装焊盘。所述IC包括电连接至具有第一侧向间距的所述多个封装焊盘的多个IC焊盘。所述封装还包括延伸穿过所述底部介质层并与所述第一RDL的所述多个图案化导体接触的多个印制电路板(printed circuit board，PCB)焊盘。所述多个PCB焊盘的电源PCB焊盘和接地PCB焊盘之间的第二侧向间距大于所述第一侧向间距。

【技术实现步骤摘要】
【国外来华专利技术】一种内部电源焊盘间距更小的半导体封装相关申请案交叉申请本申请要求于2017年11月16日递交的申请号为15/814,736专利技术名称为“一种内部电源焊盘间距更小的半导体封装”的美国申请案的在先申请优先权，该在先申请的内容以引入的方式并入本文。
技术介绍
过去五十年里，集成电路(integratedcircuit，IC)技术取得了巨大的进步。IC目前广泛应用于电子设备、机械、车辆、电器及其它设备。目前的大型处理IC中，晶体管数量达到了数十亿个，而存储器IC中的晶体管数量则有数千亿个。IC上的晶体管密度可达到每平方毫米一亿个。IC晶体管形成于IC的半导体部分，并通过IC上的十个或更多个金属层的图案化导体互连。晶体管的这种互连产生逻辑功能。金属层还用于IC内的信号布线、将信号布线至IC外以及向晶体管传递供电电压，如：源极电源电压(VSS)和漏极电源电压(VDD)，也就是通常所谓的电源和地。IC中VSS和VDD的传递采用在一个或多个金属层上形成的图案化导体和与金属层相互耦合的过孔。由于金属层的尺寸限制，图案化导体的串联电阻可能相对较高。因此，电流通过这些图案化导体时会导致IR压降(压降)，使得施加在晶体管上的电压降低，从而导致电路性能下降以及电源传送过程中热量的产生。当压降造成IC性能下降时，产生的热量必须散去以避免损坏IC。由于电源域边界处服务晶体管的导体长度更大，电源域边界的IR压降也可能更大。图1A示出了现有倒装芯片封装中的一种封装焊盘图案。封装的封装焊盘指的是电连接，如导电片，这些电连接直接对应并电连接至IC的电连接。该封装还包括二级接口，如印制电路板(printedcircuitboard，PCB)接口。PCB接口包括电连接，如焊球，这些电连接直接对应于其上安装有所述封装的PCB上的电连接。如图1A所示，倒装芯片封装100包括多个I/O焊盘102，用于连接IC的I/O连接，以及多个内部电源/接地焊盘104，用于连接IC的VSS和VDD连接。目前的倒装芯片封装技术所支持的I/O焊盘102之间的侧向间距可低至60微米，转接板(interposer)之间的侧向间距可低至40微米。然而，目前的倒装芯片封装技术中，所支持的内部电源/接地焊盘104之间的侧向间距仅低于200微米。鉴于此，VSS和VDD必须如上所述侧向分布在IC中，从而导致了本文讨论的问题。本文中，术语“侧向间距”和“间距”可互换使用。图1B是现有封装后的IC150的局部截面侧视图。玻璃纤维内核162是IC封装的基础。过孔174和188通过激光钻孔和填充导电材料，如铜，在内核162中形成。图案化导体172、176、187和190形成于内核162上。内核162上形成有介质层160和164与图案化导体172、176、187和190绝缘。之后，在介质层160和164中进行激光钻孔，形成过孔170、186、177和191，以与图案化导体172、187、176和190分别耦合。介质层158和166与图案化导体168、178、184和192绝缘。封装焊盘180和194包括凸块(如：焊料凸块或铜垫)以及延伸穿过介质层166直至图案化导体178和192的导电过孔。IC156包括分别与封装焊盘180和194电耦合的IC焊盘182和196。印制电路板(printedcircuitboard，PCB)焊盘152和154通过介质层158分别与导体168和184电耦合。PCB焊盘可以是焊球。封装后的IC150可以安装在PCB(未示出)上，封装后的IC150通过PCB焊盘152和154与PCB电耦合。激光钻孔技术用于制作图1A和1B的现有IC封装，可将过孔直径限制到最小约50微米至60微米的尺寸。激光钻孔的位置精度约30微米。因此，过孔焊盘的最小尺寸被限制在大约110微米至120微米。而图案化导体的尺寸受限于过孔焊盘的尺寸。因此，现有IC封装中，内部电源/接地封装焊盘之间的侧向间距通常为200微米，最小为150微米。此种构造导致IC内电源和地的分布与凸块的距离大于200微米，从而导致热量产生和电压下降。并且，封装焊盘所在的IC封装的介质层通常并不是完全平坦的，因此被安装到IC封装上时，会对IC产生应力。因此，需要一种经改进的电源/接地焊盘之间的侧向间距更小的IC封装。
技术实现思路
根据本专利技术的第一方面，封装后的IC包括底部介质层以及底部介质层上的具有第一组图案化导体和第一介质层的第一RDL。封装后的IC包括第一RDL上的具有第二组图案化导体、第二介质层和第一组过孔的第二RDL，第一组过孔延伸穿过位于第一组图案化导体和第二组图案化导体之间的第二介质层。封装后的IC包括第二RDL上的具有第三组图案化导体、第三介质层和第二组过孔的第三RDL，第二组过孔延伸穿过位于第二组图案化导体和第三组图案化导体之间的第三介质层。封装后的IC包括多个封装焊盘，多个封装焊盘从第三组图案化导体延伸穿过第三介质层，多个封装焊盘开口的电源焊盘和接地焊盘之间具有第一侧向间距。将封装后的IC的IC电连接至多个封装焊盘，并封装在IC封装中。多个PCB焊盘延伸穿过底部介质层并与第一组图案化导体接触，多个PCB焊盘的电源PCB焊盘和接地PCB焊盘之间的第二侧向间距大于第一侧向间距。根据本专利技术的第二方面，制作封装后的IC的方法包括：在平面载体上形成底部介质层；在底部介质层上形成第一RDL，第一RDL具有第一组图案化导体和第一介质层。所述方法包括：在第一RDL上形成第二RDL，第二RDL具有第二组图案化导体、第二介质层和第一组过孔，第一组过孔延伸穿过位于第一组图案化导体和第二组图案化导体之间的第二介质层。所述方法还包括：在第二RDL上形成第三RDL，第三RDL具有第三组图案化导体、第三介质层和第二组过孔，第二组过孔延伸穿过位于第二组图案化导体和第三组图案化导体之间的第三介质层。所述方法还包括：形成从第三组图案化导体延伸穿过第三介质层的多个封装焊盘开口；形成延伸至多个封装焊盘开口中的多个封装焊盘，多个封装焊盘芯片内部的电源封装焊盘和接地封装焊盘之间具有第一侧向间距；将IC电连接至多个封装焊盘。所述方法还包括：使用保护性封装材料封装IC；移除底部介质层的平面载体；形成延伸穿过底部介质层并与第一组图案化导体接触的多个PCB焊盘，多个PCB焊盘的电源PCB焊盘和接地PCB焊盘之间的第二侧向间距大于第一侧向间距。根据本专利技术的第三方面，制作封装后的IC的方法包括：在平面载体上形成底部介质层；将IC固定到底部介质层，IC具有与底部介质层相对的具有第一侧向间距的多个IC焊盘。所述方法包括：使用保护性封装材料封装IC；裸露多个IC焊盘；在保护性封装材料上形成第一RDL，第一RDL具有在保护性封装材料上形成的第一介质层、在第一介质层上形成的第一组图案化导体，以及从第一组图案化导体延伸穿过第一介质层直至多个IC焊盘的第一组过孔。所述方法包括：在第一RDL上形成第二RDL，第二RDL具有在第一RDL上形成的第二介质层、在第二介质层上形成的第二组图案化导体，以及从第二组图案化导体延伸穿过第二介质层直至第一组图案化导体的第二组过孔本文档来自技高网...

【技术保护点】
1.一种封装后的集成电路(integrated circuit，IC)，其特征在于，包括：/n具有多个电源IC焊盘和多个接地IC焊盘的IC，所述多个电源IC焊盘和所述多个接地IC焊盘之间具有第一侧向间距；/n底部介质层；/n所述底部介质层上的具有第一组图案化导体和第一介质层的第一重布线层(redistribution layer，RDL)；/n所述第一RDL上的具有第二组图案化导体、第二介质层和第一组过孔的第二RDL，所述第一组过孔延伸穿过位于所述第一组图案化导体和所述第二组图案化导体之间的所述第二介质层；/n所述第二RDL上的具有第三组图案化导体、第三介质层和第二组过孔的第三RDL，所述第二组过孔延伸穿过位于所述第二组图案化导体和所述第三组图案化导体之间的所述第三介质层；/n从所述第三组图案化导体延伸穿过所述第三介质层的多个电源封装焊盘和多个接地封装焊盘，所述多个电源封装焊盘和所述多个接地封装焊盘之间具有所述第一侧向间距，所述多个电源封装焊盘与所述多个电源IC焊盘耦合，所述多个接地封装焊盘与所述多个接地IC焊盘耦合；/nIC封装；/n延伸穿过所述底部介质层并与所述第一组图案化导体接触的多个印制电路板(printed circuit board，PCB)焊盘，所述多个PCB焊盘的电源PCB焊盘和接地PCB焊盘之间的第二侧向间距大于所述第一侧向间距。/n...

【技术特征摘要】
【国外来华专利技术】20171116 US 15/814,7361.一种封装后的集成电路(integratedcircuit，IC)，其特征在于，包括：
具有多个电源IC焊盘和多个接地IC焊盘的IC，所述多个电源IC焊盘和所述多个接地IC焊盘之间具有第一侧向间距；
底部介质层；
所述底部介质层上的具有第一组图案化导体和第一介质层的第一重布线层(redistributionlayer，RDL)；
所述第一RDL上的具有第二组图案化导体、第二介质层和第一组过孔的第二RDL，所述第一组过孔延伸穿过位于所述第一组图案化导体和所述第二组图案化导体之间的所述第二介质层；
所述第二RDL上的具有第三组图案化导体、第三介质层和第二组过孔的第三RDL，所述第二组过孔延伸穿过位于所述第二组图案化导体和所述第三组图案化导体之间的所述第三介质层；
从所述第三组图案化导体延伸穿过所述第三介质层的多个电源封装焊盘和多个接地封装焊盘，所述多个电源封装焊盘和所述多个接地封装焊盘之间具有所述第一侧向间距，所述多个电源封装焊盘与所述多个电源IC焊盘耦合，所述多个接地封装焊盘与所述多个接地IC焊盘耦合；
IC封装；
延伸穿过所述底部介质层并与所述第一组图案化导体接触的多个印制电路板(printedcircuitboard，PCB)焊盘，所述多个PCB焊盘的电源PCB焊盘和接地PCB焊盘之间的第二侧向间距大于所述第一侧向间距。


2.根据权利要求1所述的封装后的IC，其特征在于，所述第一侧向间距在40微米至150微米的范围内。


3.根据权利要求1所述的封装后的IC，其特征在于，
所述电源PCB焊盘中的至少一个与对应的多个电源封装焊盘电耦合；
所述接地PCB焊盘中的至少一个与对应的多个接地封装焊盘电耦合。


4.根据权利要求1所述的封装后的IC，其特征在于，
所述第一RDL包括电源和地的第一扇出；
所述第二RDL包括与电源和地的所述第一扇出不同的电源和地的第二扇出；
所述第三RDL包括与电源和地的所述第一扇出以及电源和地的所述第二扇出均不同的电源和地的第三扇出。


5.根据权利要求1所述的封装后的IC，其特征在于，
所述第一RDL包括电源的第一扇出和地的第一扇出；
所述第二RDL包括与电源的所述第一扇出不同的电源的第二扇出；
所述第三RDL包括与地的所述第一扇出不同的地的第二扇出。


6.根据权利要求1所述的封装后的IC，其中，所述第一组过孔偏离所述第二组过孔，以最小化所述IC的安装应力。


7.一种制作封装后的集成电路(integratedcircuit，IC)的方法，其特征在于，包括：
在平面载体上形成底部介质层；
在所述底部介质层上形成第一重布线层(redistributionlayer，RDL)，所述第一RDL具有第一组图案化导体和第一介质层；
在所述第一RDL上形成第二RDL，所述第二RDL具有第二组图案化导体、第二介质层和第一组过孔，所述第一组过孔延伸穿过位于所述第一组图案化导体和所述第二组图案化导体之间的所述第二介质层；
在所述第二RDL上形成第三RDL，所述第三RDL具有第三组图案化导体、第三介质层和第二组过孔，所述第二组过孔延伸穿过位于所述第二组图案化导体和所述第三组图案化导体之间的所述第三介质层；
形成多个封装焊盘开口，所述多个封装焊盘开口从所述第三组图案化导体延伸穿过所述第三介质层；
形成多个封装焊盘，所述多个封装焊盘延伸至所述多个封装焊盘开口中；
将集成电路(integratedcircuit，IC)电连接至所述多个封装焊盘，所述IC具有多个电源IC焊盘和多个接地IC焊盘，所述多个电源IC焊盘和所述多个接地IC焊盘之间具有第一侧向间距；
使用保护性封装材料封装所述IC；
移除所述底部介质层的所述平面载体；
形成延伸穿过所述底部介质层并与所述第一组图案化导体接触的多个印制电路板(printedcircuitboard，PCB)焊盘，所述多个PCB焊盘的电源PCB焊盘和接地PCB焊盘之间的第二侧向间距大于所述第一侧向间距。


8.根据权利要求7所述的方法，其特征在于，所述第一侧向间距在40微米至150微米的范围内。


9.根据权利要求7所述的方法，其特征在于，在所述底部介质层上形成所述第一RDL，包括：
沉积第一金属种子层；
在所述第一金属种子层上形成第一图案化阻焊层；
电镀所述第一图案化阻焊层以形成所述第一组图案化导体；
移除所述第一金属种子层的底部和所述第一图案化阻焊层，以裸露所述底部介质层的一部分和所述第一组图案化导体；
在所述第一组图案化导体和所述底部介质层的裸露部分上沉积所述第一介质层。


10.根据权利要求9所述的方法，其特征在于，在所述第一RDL上形成所述第二RDL，包括：
在第一介质层中形成朝着所述第一组图案化导体延伸的第一组过孔开口；
沉积第二金属种子层；
在所述第二金属种子层上形成第二图案化阻焊层；
电镀所述第二图案化阻焊层以形成所述第一组过孔和所述第二组图案化导体；
移除所述第二金属种子层的底部和所述第二图案化阻焊层，以裸露所述第一介质层的一部分和所述第二组图案化导体；
在所述第二组图案化导体和所述第一介质层的裸露部分上沉积所述第二介质层。


11.根据权利要求10所述的方法，其特征在于，在所述第二RDL上形成所述第三RDL，包括：
在第二介质层中形成朝着所述第二组图案化导体延伸的第二组过孔开口；
在所述第二介质层上沉积第三金属种子层；
在所述第三金属种子层上形成第三图案化阻焊层；
电镀所述第三图案化阻焊层以形成所述第二组过孔和所述第三组图案化导体；
移除所述第三金属种子层的底部和所述第三图案化阻焊层，以裸露所述第二介质层的一部分和所述第三组图案化导体；<...

【专利技术属性】
技术研发人员：顾识群，张宏英，蔡红亮，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44