集成半导体器件及其制作方法、以及半导体器件技术

本发明专利技术提供一种集成半导体器件及其制作方法、以及半导体器件，该制作方法包括：提供多个芯片，每个芯片包括上下层叠设置的衬底和集成电路层；在每个芯片中的所述集成电路层上形成嵌入有导电块的导热层；将多个芯片中的第二个芯片上下倒置叠加在第一个芯片上；去除多个芯片中最上方芯片中的衬底，并在最上方芯片去除衬底后暴露出来的集成电路层上形成钝化层；在钝化层和最上方芯片中的集成电路层上形成管脚引出部。本发明专利技术无需借助PCB板即可实现多个芯片的组合连接，能有效节省PCB板的占用空间，同时由于相邻芯片之间设置了导热层，从而不仅减小了芯片之间的电容，减小了阻容延迟，且芯片产生的热量还能通过导热层向外传递，改善了芯片散热效果。

【技术实现步骤摘要】
集成半导体器件及其制作方法、以及半导体器件
本专利技术涉及芯片
，具体涉及一种集成半导体器件及其制作方法、以及半导体器件。
技术介绍
芯片又称集成电路，在电子学中是一种把电路小型化的方式，并时常制造在半导体晶圆表面上。通常，芯片泛指所有的半导体元器件，是在硅板上集合多种电子器件实现某种特定功能的电路模块，不同芯片具有不同功能。对于普通终端设备而言，其通常安装有多个芯片，比如传感器芯片、处理器芯片以及存储芯片等，目前，这些芯片需要通过PCB印制电路板承载，芯片与芯片之间通过铜导线连接，从而实现相连芯片之间的通信，但是，这种芯片连接方式需要借助PCB板，占用空间大，且芯片散热效果比较差、芯片阻容延迟大。
技术实现思路
本专利技术的目的在于提供一种集成半导体器件及其制作方法、以及半导体器件，以在实现多个芯片连接时，无需借助PCB板，避免产生占用空间大、芯片散热效果差和阻容延迟大的技术问题。为了解决上述问题，本专利技术提供了一种集成半导体器件的制作方法，包括：提供多个芯片，每个所述芯本文档来自技高网...

【技术保护点】
1.一种集成半导体器件的制作方法，其特征在于，包括：/n提供多个芯片，每个所述芯片包括上下层叠设置的衬底和集成电路层；/n分别在每个所述芯片中的所述集成电路层上形成嵌入有导电块的导热层，所述导电块用于对外电连接对应的所述集成电路层；/n将所述多个芯片中的第二个芯片上下倒置叠加在第一个芯片上，以使所述第一个芯片中的所述导电块与所述第二个芯片中的所述导电块相对接合；/n去除所述多个芯片中最上方芯片中的所述衬底；/n在所述最上方芯片去除所述衬底后暴露出来的所述集成电路层上形成钝化层；/n在所述钝化层和所述最上方芯片中的所述集成电路层上形成管脚引出部，以提供所述集成半导体器件的对外电连接功能。/n

【技术特征摘要】
1.一种集成半导体器件的制作方法，其特征在于，包括：
提供多个芯片，每个所述芯片包括上下层叠设置的衬底和集成电路层；
分别在每个所述芯片中的所述集成电路层上形成嵌入有导电块的导热层，所述导电块用于对外电连接对应的所述集成电路层；
将所述多个芯片中的第二个芯片上下倒置叠加在第一个芯片上，以使所述第一个芯片中的所述导电块与所述第二个芯片中的所述导电块相对接合；
去除所述多个芯片中最上方芯片中的所述衬底；
在所述最上方芯片去除所述衬底后暴露出来的所述集成电路层上形成钝化层；
在所述钝化层和所述最上方芯片中的所述集成电路层上形成管脚引出部，以提供所述集成半导体器件的对外电连接功能。


2.根据权利要求1所述的集成半导体器件的制作方法，其特征在于，所述芯片包括至少三个，在将所述多个芯片中的第二个芯片上下倒置叠加在第一个芯片上之后，还包括：
去除所述第二个芯片中的所述衬底；
在所述第二个芯片去除所述衬底后暴露出来的所述集成电路层上，形成所述嵌入有导电块的导热层；
将所述多个芯片中的第三个芯片叠加在所述第二个芯片上，以使所述第二个芯片中远离所述第一个芯片的所述导电块与所述第三个芯片中的所述导电块相对接合。


3.根据权利要求2所述的集成半导体器件的制作方法，其特征在于，所述制作方法还包括：
在至少一个所述集成电路层中形成贯穿硅通孔，用于连接上下不相邻的两个所述集成电路层。


4.根据权利要求1所述的集成半导体器件的制作方法，其特征在于，所述分别在每个所述芯片中的所述集成电路层上形成嵌入有导电块的导热层的步骤，包括：
分别在每个所述芯片中的所述集成电路层上形成导热层；
在所述导热层上形成至少一个第一通孔；
在形成有所述第一通孔的所述导热层上形成绝缘层；
对所述绝缘层进行刻蚀，以去除所述第一通孔中侧壁以外的所述绝缘层，且在剩余的所述绝缘层内形成第二通孔；
在形成有所述第二通孔的所述导热层上依次沉积第一阻挡层和第一金属层，所述第一金属层填满所述第二通孔；
去除所述第二通孔外的所述第一金属层和所述第一阻挡层，以得到所述第二通孔内的导电块。


5.根据权利要求4所述的集成半导体器件的制作方法，其特征在于，所述第一阻挡层的材料包括氮化钛、氮化钽、氮化钽的掺杂材料或氮化钛的掺杂材料，所述第一金属层的材料包括铜、钨、铜合金或钨合金。


6.根据权利要求1所述的集成半导体器件的制作方法，其特征在于，所述在所述钝化层和所述最上方芯片中的所述集成电路层上形成管脚引出部，包括：
在所述钝化层和所述最上方芯片中的所述集成电路层中形成沟槽，所述沟槽贯穿所述钝化层和所述最上方芯片中的所述集成电路层，以连通相对应的所述导电块；
在所述沟槽的内壁上形成第二阻挡层；
在形成有所述第二阻挡层的所述沟槽内填充第二金属层，以得到电连接到相对应的所述导电块的管脚引出部。


7.根据权利要求1-6中任一项所述的集成半导体器件的制作方法，其特征在于，在任意两个纵向上下倒置叠加的所述芯片中，位于上方导热层中所述导电块的横向截面尺寸不小于位于下方导热层中所述导电块的橫向截面尺寸。


8.根据权利要求1-6中任一项所述的集成半导体器件的制作方法，其特征在于，所述导热层的材料包括氮化硅、石墨烯或电热合金材料。


9.一种集成半导体器件，其特征在于，包括：
衬底；
位于所述衬底上方且上下叠加的多个集成电路层；
位于相邻两个所述集成电路层之间且层叠设置的两个导热层，每个所述导热层中嵌入有导电块，用于对外电连接对应的所述集成电路层，且所述两个导热层中一个导热层内的所述导电块与另一个导热层内的所述导电块相对接合；
位于最远离所述衬底的集成电路层内的管脚引出部，用于提供所述集成半导体器件的对外电连接功能。


10.根据权利要求9所述的集成半导体器件，其特征在于，所述集成电路层包括至少三个，在至少一个所述集成电路层内形成有贯穿硅通孔，用于连接上下不相邻的两个所述集成电路层。


11.根据权利要求10所述的集成半导体器件，其特征在于，所述贯穿硅通孔贯穿所述不相邻的两个所述集成电路层之间的集成电路层...

【专利技术属性】
技术研发人员：张坤，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42