半导体器件以及用于制造此类半导体器件的方法技术

公开了一种半导体器件，包括：半导体衬底，其包括在源极区与漏极区之间的沟道区；布置成与该沟道区相互作用的栅极结构；以及布置在该沟道区与该栅极结构之间的介电结构。介电结构包括高k介电层或高k铁电层以及与该高k介电层或该高k铁电层直接接触的至少一个二维(2D)h‑BN层。

【技术实现步骤摘要】
半导体器件以及用于制造此类半导体器件的方法
本公开涉及一种半导体器件以及用于制造此类半导体器件的方法。本公开涉及逻辑和存储器半导体器件两者。
技术介绍
在半导体器件(逻辑或存储器器件)的加工期间，热退火步骤例如对于源极和漏极(S/D)注入而言是必需的。然而，这种热退火可能引起金属原子扩散到高k栅极电介质中和/或高k电介质中的氧原子扩散到下面的硅中。这些扩散过程使器件的可靠性以及逻辑和存储器器件两者中的栅极氧化物的耐久性降级。该问题的可能的解决方案是在栅极电介质堆叠中引入扩散势垒(或通常也被称为界面钝化层)。可在栅堆叠(其包括栅极电介质堆叠以及该栅极电介质堆叠上的栅电极堆叠)中插入势垒层以防止不期望的界面反应。这些势垒层的引入有利于栅堆叠的电气性能。可例如在高k介电层与衬底之间插入势垒层以阻止氧从高k电介质扩散到下面的衬底中，或者可在高k介电层与金属栅电极之间插入势垒层以阻止金属从金属栅电极扩散到高k介电层中。在Yum等人的文章“外延ALDBeO：用于EOT缩放和可靠性改进的高效氧扩散势垒(EpitaxialALDBeO:efficientoxygendiffusionbarrierforEOTscalingandreliabilityimprovements)”中，薄BeO层通过原子层沉积(ALD)沉积在Si衬底上，作为用作界面钝化层的SiO2的替换物。ALDBeO层允许物理厚度的良好控制，并且导致SI表面的最小氧化。它还抑制了沉积后退火之后的漏电流。在专利US9831243中，在HfO2与TiN之间插入多复合层势垒层(multi-composition-layerbarrierlayer)。该势垒层导电，但是阻止金属、硅或介电材料之间的互扩散和反应。例如，可在高k介电层与来自金属栅电极的Al金属之间插入TiN势垒层。然而，这些扩散势垒层的引入增加了栅极电介质堆叠的等效氧化物厚度(EOT)。
技术实现思路
本公开的目的是提供一种具有改进的耐久性、可靠性和寿命的半导体器件。本公开的目的是提供一种克服现有技术的缺点(诸如栅极电介质堆叠的增加的等效氧化物厚度(EOT))的替换介电结构。在第一专利技术方面，本公开提供了一种半导体器件，包括：半导体衬底，其包括在源极区与漏极区之间的沟道区；布置在该半导体衬底上以与该沟道区相互作用的栅极结构；以及布置在该沟道区与该栅极结构之间的介电结构，该介电结构包括高k介电层或高k铁电层以及与该高k介电层或该高k铁电层直接接触的至少一个二维(2D)h-BN层。本公开的实施例的优点在于，改进了半导体器件的耐久性和可靠性。这适用于逻辑器件以及存储器器件两者，诸如举例而言铁电器件(FeFET)。本公开的实施例的优点在于，等效氧化物厚度(EOT)不受栅极电介质堆叠中的势垒层的引入的影响。本公开的实施例的优点在于，载波移动性未被影响。本公开的实施例的优点在于，在不损害器件特性的情况下减少了栅堆叠中的层数。在根据第一专利技术方面的实施例中，该至少一个2Dh-BN层位于沟道区与高k介电层或高k铁电层之间。这具有以下优点：在衬底与高k介电层或高k铁电层之间将基本上不会发生氧扩散。在根据第一专利技术方面的实施例中，该至少一个2Dh-BN层位于高k介电层或高k铁电层与栅极结构之间。这提供了一种其中在栅极结构与高k介电层或高k铁电层之间将基本上不会发生金属扩散的半导体器件。在根据第一专利技术方面的实施例中，可能存在与高k介电层或高k铁电层直接接触的另一2Dh-BN层。该另一2Dh-BN层存在于该至少一个2Dh-BN层所位于的高k介电层或高k铁电层的一侧的相对侧。这具有以下优点：可阻止衬底与高k层之间的氧扩散以及高k层与栅极结构之间的金属扩散两者。在根据第一专利技术方面的实施例中，该至少一个2Dh-BN层或该另一2Dh-BN层具有小于五个原子层的厚度。更优选地，该层包括1至2个h-BN原子层。薄h-BN层的优点在于，介电结构的EOT与现有技术的结构相比得到了改进。在根据第一专利技术方面的实施例中，高k介电层或高k铁电层分别是基于Hf的介电层或基于Hf的铁电层。在根据第一专利技术方面的实施例中，栅极结构包括金属栅电极。在第二专利技术方面，本公开提供了一种用于制造半导体器件的方法。该方法包括以下步骤：在半导体衬底中在源极区与漏极区之间提供沟道区，至少在该沟道区上提供介电结构。提供介电结构的步骤进一步包括：提供高k介电层或高k铁电层以及提供与该高k介电层或该高k铁电层直接接触的至少一个二维(2D)h-BN层，并在该介电结构上提供栅极结构。在根据第二专利技术方面的实施例中，提供该至少一个2Dh-BN层包括：在沟道区与高k介电层或高k铁电层之间提供该层，或者在高k介电层或高k铁电层与栅极结构之间提供该层。在根据第二专利技术方面的实施例中，提供了与高k介电层或高k铁电层直接接触的处于该至少一个2Dh-BN层所位于的高k介电层或高k铁电层的一侧的相对侧的另一2Dh-BN层。在根据第二专利技术方面的实施例中，该一个或该另一2Dh-BN层通过外延生长或通过机械或化学剥离来提供。在根据第二专利技术方面的实施例中，提供该一个或该另一2Dh-BN层包括提供小于五个原子层的2Dh-BN。在根据第二专利技术方面的实施例中，提供高k介电层或高k铁电层包括提供基于Hf的介电层或基于Hf的铁电层。在根据第二专利技术方面的实施例中，提供栅极结构包括提供金属栅极结构。附图说明借助于以下描述和附图将进一步阐明本公开。图1至3示意性地解说了根据第一专利技术方面的实施例的半导体器件。图4至5示意性地解说了根据第二专利技术方面的实施例的用于制造半导体器件的方法的工艺步骤。这些附图仅是示意性而非限制性的。在附图中，出于解说性目的，一些元件的大小可被放大并且未按比例绘制。尺度和相对尺度并不必然对应于对本专利技术实践的实际简化。权利要求中的任何附图标记不应被解释为限制范围。在不同的附图中，相同的附图标记指代相同或相似的元件。各实施例的详细描述借助于以下对本公开的若干实施例的详细描述以及附图将进一步阐明本公开。在以下详细描述中，阐述了众多具体细节以便提供对本公开以及在特定实施例中可如何实践本公开的透彻理解。然而，将理解，可在没有这些具体细节的情况下实践本公开。在其他实例中，未详细地描述公知的方法、规程和技术，以免混淆本公开。虽然本公开将针对特定实施例且参考某些附图进行描述，但是本公开不限于此。本文所包括和描述的附图是示意性的，并且不限制本公开的范围。还注意到，在附图中，出于解说的目的，一些元件的大小可被放大并因此未按比例绘制。权利要求书中所使用的术语“包括”不应被解释为受限于其后列出的装置；它不排除其他元素或步骤。它需要被解释为指定所阐述的如被称为特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件或其分组的存在或添加。因此，表述“一种包括装置A和B的设备”的范围不应当被限定本文档来自技高网...

【技术保护点】
1.一种半导体器件(1)，包括：/n-半导体衬底，所述半导体衬底包括在源极区(102)与漏极区(103)之间的沟道区(101)；/n-布置在所述半导体衬底上以与所述沟道区(101)相互作用的栅极结构(112)；/n-布置在所述沟道区(101)与所述栅极结构(112)之间的介电结构(111)，所述介电结构(111)包括/no高k介电层或高k铁电层(106)以及与所述高k介电层或所述高k铁电层(106)直接接触的至少一个二维(2D)h-BN层(104、105)。/n

【技术特征摘要】
20181228 EP 18248304.01.一种半导体器件(1)，包括：
-半导体衬底，所述半导体衬底包括在源极区(102)与漏极区(103)之间的沟道区(101)；
-布置在所述半导体衬底上以与所述沟道区(101)相互作用的栅极结构(112)；
-布置在所述沟道区(101)与所述栅极结构(112)之间的介电结构(111)，所述介电结构(111)包括
o高k介电层或高k铁电层(106)以及与所述高k介电层或所述高k铁电层(106)直接接触的至少一个二维(2D)h-BN层(104、105)。


2.根据权利要求1所述的半导体器件(1)，其特征在于，所述至少一个2Dh-BN层(104、105)位于所述沟道区(101)与所述高k介电层或所述高k铁电层(106)之间。


3.根据权利要求1所述的半导体器件(1)，其特征在于，所述至少一个2Dh-BN层(104、105)位于所述高k介电层或所述高k铁电层(106)与所述栅极结构(112)之间。


4.根据前述权利要求中任一项所述的半导体器件(1)，其特征在于，所述介电结构进一步包括与所述高k介电层或所述高k铁电层(106)直接接触的处于所述至少一个2Dh-BN层(104、105)所位于的高k介电层或高k铁电层(106)的一侧的相对侧的另一2dh-BN层(104、105)。


5.根据前述权利要求中任一项所述的半导体器件(1)，其特征在于，所述至少一个2Dh-BN层或所述另一2Dh-BN层(104、105)具有小于五个原子层的厚度。


6.根据前述权利要求中任一项所述的半导体器件(1)，其特征在于，所述高k介电层或所述高k铁电层(106)分别是基于Hf的介电层或基于Hf的铁电层。


7.根据前述权利要求中任一项所述的半导体器件(1)，其特征在于，所述栅极结构(112)包括金属栅电极。


8.一种用于制造半导体器件的方法，包括：
-在半导体衬底(100)中在源极区(102)与漏极区(10...

【专利技术属性】
技术研发人员：S·M·萨拉赫丁，A·斯佩索特，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：比利时;BE