一种基于埋SiGe的NMOS器件制造技术

本发明专利技术涉及一种基于埋SiGe的NMOS器件，包括：半导体衬底(101)、Ge外延层(102)、SiGe层(104)、Ge沟道层(104)、源区(105)、漏区(106)、介质层(107)、栅极(108)、源极(109)和漏极(110)；其中，所述Ge外延层(102)设置于所述半导体衬底(101)上且为脊状结构；所述SiGe层(104)设置于所述Ge外延层(102)上；所述Ge沟道层(104)设置于所述Ge外延层(102)和所述SiGe层(104)上；所述栅极(108)设置于所述Ge沟道层(104)上中间位置；本发明专利技术提供的NMOS器件相对于传统NMOS器件，其载流子迁移率有了很大提升，在减小NMOS器件尺寸的同时提高了NMOS器件的电流驱动与频率特性。

【技术实现步骤摘要】
一种基于埋SiGe的NMOS器件
本专利技术属于半导体集成电路
，特别涉及一种基于埋SiGe的NMOS器件。
技术介绍
NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)晶体管作为一种基础半导体器件，在集成电路领域有着广泛的应用；几乎已经成为集成电路不可或缺的部件。然而，随着集成电路对速度的不断追求增加，就必须提高其驱动电流，作为集成电路的驱动必要部件MOS晶体管，提高集成电路驱动电流的关键就是将MOS晶体管沟道载流子的迁移率提高。因此，制备高迁移率的高质量的NMOS器件变的越来越重要。
技术实现思路
为了提高NMOS器件的性能，本专利技术提供了一种基于埋SiGe的NMOS器件；本专利技术要解决的技术问题通过以下技术方案实现：本专利技术的实施例提供了一种基于埋SiGe的NMOS器件，包括：半导体衬底101、Ge外延层102、Ge沟道层103、SiGe层104、源区105、漏区106、介质层107、栅极108、源极109和漏极110；其中，所述Ge外延层102和所述Ge沟道层103依次设置于所述半导体衬底101上；所述栅极108设置于所述Ge沟道层103表面中间位置处；所述Ge沟道层103为脊状结构，所述源区105和所述漏区106设置于所述栅极108两侧的所述Ge沟道层103的凸出结构内；所述SiGe层104设置于所述Ge沟道层103的台阶上；所述介质层107设置于所述SiGe层104、所述源区105、所述漏区106和所述栅极108上；所述源极109设置于所述源区105上；所述漏极110设置于和所述漏区106上。在本专利技术的一个实施例中，所述SiGe层104的厚度小于所述Ge沟道层103的厚度，所述SiGe层104的上表面与所述Ge沟道层103的凸出表面高度一致。在本专利技术的一个实施例中，所述Ge沟道层103为P型Ge沟道，厚度为820～920nm；所述SiGe层104的厚度为15～25nm。在本专利技术的一个实施例中，所述NMOS器件还包括保护层111；所述保护层111设置于所述NMOS器件表面。在本专利技术的一个实施例中，所述Ge外延层102的厚度为420～520nm。与现有技术相比，本专利技术提供的NMOS器件通过引入埋SiGe层结构，在Ge沟道层引入了应力，从而提高了Ge沟道层的载流子迁移率；相对于传统NMOS器件，其载流子迁移率有了很大提升，提高了NMOS器件的电流驱动与频率特性。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。图1为本专利技术实施例提供的一种基于埋SiGe的NMOS器件的结构示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请参见图1，图1为本专利技术实施例提供的一种基于埋SiGe的NMOS器件的结构示意图，NMOS器件包括：半导体衬底101、Ge外延层102、Ge沟道层103、SiGe层104、源区105、漏区106、介质层107、栅极108、源极109和漏极110；其中，所述Ge外延层102和所述Ge沟道层103依次设置于所述半导体衬底101上；所述栅极108设置于所述Ge沟道层103表面中间位置处；所述Ge沟道层103为脊状结构，所述源区105和所述漏区106设置于所述栅极108两侧的所述Ge沟道层103的凸出结构内；所述SiGe层104设置于所述Ge沟道层103的台阶上；所述介质层107设置于所述SiGe层104、所述源区105、所述漏区106和所述栅极108上；所述源极109设置于所述源区105上；所述漏极110设置于和所述漏区106上。具体地，所述SiGe层104的厚度小于所述Ge沟道层103的厚度，所述SiGe层104的上表面与所述Ge沟道层103的凸出表面高度一致。通过在Ge沟道层上设置SiGe层引入了应力，可以提高Ge沟道层和整个器件载流子迁移率。优选地，所述Ge沟道层103的厚度为820～920nm；所述SiGe层104的厚度为15～25nm。进一步地，所述NMOS器件还包括保护层111；所述保护层111设置于所述NMOS器件表面。优选地，所述Ge外延层102的厚度为420～520nm。本实施例提供的NMOS器件通过引入埋SiGe层结构，相对于传统NMOS器件，其载流子迁移率有了很大提升，提高了NMOS器件的电流驱动与频率特性。以上内容是结合具体的优选实施方式对本专利技术所作的进一步详细说明，不能认定本专利技术的具体实施只局限于这些说明。对于本专利技术所属
的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种基于埋SiGe的NMOS器件，其特征在于，包括：半导体衬底(101)、Ge外延层(102)、Ge沟道层(103)、SiGe层(104)、源区(105)、漏区(106)、介质层(107)、栅极(108)、源极(109)和漏极(110)；其中，/n所述Ge外延层(102)和所述Ge沟道层(103)依次设置于所述半导体衬底(101)上；所述栅极(108)设置于所述Ge沟道层(103)表面中间位置处；所述Ge沟道层(103)为脊状结构，所述源区(105)和所述漏区(106)设置于所述栅极(108)两侧的所述Ge沟道层(103)的凸出结构内；所述SiGe层(104)设置于所述Ge沟道层(103)的台阶上；所述介质层(107)设置于所述SiGe层(104)、所述源区(105)、所述漏区(106)和所述栅极(108)上；所述源极(109)设置于所述源区(105)上；所述漏极(110)设置于和所述漏区(106)上。/n

【技术特征摘要】
1.一种基于埋SiGe的NMOS器件，其特征在于，包括：半导体衬底(101)、Ge外延层(102)、Ge沟道层(103)、SiGe层(104)、源区(105)、漏区(106)、介质层(107)、栅极(108)、源极(109)和漏极(110)；其中，
所述Ge外延层(102)和所述Ge沟道层(103)依次设置于所述半导体衬底(101)上；所述栅极(108)设置于所述Ge沟道层(103)表面中间位置处；所述Ge沟道层(103)为脊状结构，所述源区(105)和所述漏区(106)设置于所述栅极(108)两侧的所述Ge沟道层(103)的凸出结构内；所述SiGe层(104)设置于所述Ge沟道层(103)的台阶上；所述介质层(107)设置于所述SiGe层(104)、所述源区(105)、所述漏区(106)和所述栅极(108)上；所述源极(109)设置...

【专利技术属性】
技术研发人员：刘奕晨，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西;61