开关LDMOS器件及制造方法技术

本发明专利技术公开了一种开关LDMOS器件，在半导体衬底中具有第一阱中，包含有所述开关LDMOS器件的LDD区及第二导电类型的第一体掺杂区；在所述的LDD区中，具有作为源区的第一重掺杂区，在第一体掺杂区中，具有作为漏区的第二重掺杂区；在栅极结构之下、LDD区与体掺杂区之间的半导体衬底表层形成所述开关LDMOS器件的沟道，在栅极施加电压超过所述LDMOS器件的阈值电压时，沟道反型使得源区与漏区之间导通；所述LDD区及体掺杂区远离栅极结构的一侧均具有场氧或者STI，所述场氧或者STI的一侧是与LDD中的第一重掺杂区或第一体掺杂区的第二重掺杂区相接。本发明专利技术体掺杂区以更高的离子注入的能量和离子注入的剂量实现提高器件的击穿电压BV且缩小器件尺寸的目的。

Switch LDMOS device and manufacturing method

【技术实现步骤摘要】
开关LDMOS器件及制造方法
本专利技术涉及半导体器件设计及制造领域，特别是指一种开关LDMOS器件，本专利技术还涉及所述开关LDMOS器件的制造方法。
技术介绍
目前5V开关LDMOS器件采用CMOS的常规结构，如图1所示，以最为常见的N型LDMOS器件结构为例，图1中仅示出了一些关键性的结构，在P阱中具有LDD区，所述开关LDMOS器件的源区及漏区分别位于LDD区中，两个LDD区之间为沟道区，且两个LDD区之间的衬底表面具有由栅氧化层和多晶硅栅极构成的所述开关LDMOS器件的栅极结构，所述栅极结构沿沟道长度方向的两侧还具有栅极侧墙。所述衬底表面还具有场氧（或者是STI），所述的场氧将重掺杂的P型区与LDD区隔离，重掺杂的P型区作为引出区将P阱进行引出。上述5VNMOS的一般的击穿电压BV为11.5V，沟道长度Lch为0.6um，方块电阻Rsp为2MΩ/mm2,5VPMOS一般击穿电压BV为10.5V，沟道长度Lch为0.5um，方块电阻Rsp为7MΩ/mm2。目前5VMOS器件的常规制造工艺流程如下：首先，在半导体衬底上，比如硅衬底上规划出有源区，然后在有源区中形成阱区（针对PMOS，在有源区中形成N阱，针对NMOS，在有源区中形成P阱），再衬底表面通过热氧化法形成一层氧化层作为栅介质层，然后淀积一层多晶硅，通过刻蚀形成栅极结构，通过离子注入在有源区中形成LDD区（针对PMOS，形成N型LDD，针对NMOS，形成P型LDD），再在栅极结构两侧通过淀积氧化物或者氮化物并进行刻蚀形成栅极侧墙；通过自对准注入，形成重掺杂的N型区以及重掺杂的P型区。对于NMOS来说，重掺杂的N型区作为LDMOS器件的源区以及漏区，而重掺杂的P型区作为阱区的引出区。现有的CMOS工艺目前遇到的技术问题主要在于：1.BV不能做高（≥15V)，无法满足新的应用场景；2.Rsp不能继续大比例缩小，降低芯片面积难度高。造成上述问题的原因是：1.由于LDD区域的形成工艺是隔着多晶硅注入的，为了防止离子注入打穿多晶硅,所以LDD的离子注入能量不能很高，因此形成的结深度较浅，不能满足高BV的要求。2.阱区的形成工艺是和其他的基础器件共用的，阱区表面浓度达不到较高的数值，因此需要长的沟道长度Lch来保证击穿电压BV，因此限制了器件尺寸的小型化。
技术实现思路
本专利技术所要解决的技术问题是提供一种开关LDMOS器件，改善其击穿电压难以提高且器件尺寸过大的问题。本专利技术还要解决的技术问题是提供所述开关LDMOS器件的制造方法。为解决上述问题，本专利技术所述的开关LDMOS器件，形成于半导体衬底中的一具有第一导电类型的第一阱中，在所述的第一阱中，包含有所述开关LDMOS器件的LDD区及第二导电类型的第一体掺杂区；在LDD区与第二导电类型的体掺杂区之间的衬底表面，形成有所述开关LDMOS器件的栅极结构；所述栅极结构包含有覆盖于衬底表面的栅介质层，以及覆盖于栅介质层之上的多晶硅栅极；在栅极结构的两侧还具有栅极侧墙；在所述的LDD区中，具有第二导电类型的第一重掺杂区，所述第一重掺杂区的一侧与栅极侧墙的边沿相接，第一重掺杂区作为所述开关LDMOS器件的源区；在第一体掺杂区中，具有第二导电类型的第二重掺杂区，所述第二重掺杂区的一侧与栅极侧墙的边沿相接，第二重掺杂区作为所述开关LDMOS器件的漏区；在栅极结构之下、LDD区与体掺杂区之间的半导体衬底表层形成所述开关LDMOS器件的沟道，在栅极施加电压超过所述LDMOS器件的阈值电压时，沟道反型使得源区与漏区之间导通；所述LDD区及体掺杂区远离栅极结构的一侧均具有场氧或者STI，所述场氧或者STI的一侧是与LDD中的第一重掺杂区或第一体掺杂区的第二重掺杂区相接。进一步的改进是，所述的第一阱中，在靠第一体掺杂区的场氧或者STI的远离栅极结构的外侧还具有第一导电类型的第三重掺杂区，所述第三重掺杂区形成引出区将第一阱引出电极。进一步的改进是，在所述的场氧或者STI上，还包含有第二栅极结构，所述第二栅极结构与所述开关LDMOS器件的栅极结构同步刻蚀形成，所述第二栅极结构作为第一重掺杂区和/或第二重掺杂区的自对准注入的掩膜使用，在完成自对准注入后，所述第二栅极结构可选择性地被去除或者保留。进一步的改进是，所述的第二导电类型的第一体掺杂区为自对准注入形成。进一步的改进是，所述的第一导电类型为P型，第二导电类型为N型；或者是，所述第一导电类型为N型，第二导电类型为P型。本专利技术所述的一种开关LDMOS器件，形成于半导体衬底中的一具有第一导电类型的第一阱中：在所述的第一阱中，包含有第二导电类型的第一体掺杂区及第一导电类型的第二体掺杂区；在第一体掺杂区与第二体掺杂区之间的衬底表面，形成有所述开关LDMOS器件的栅极结构；所述栅极结构包含有覆盖于衬底表面的栅介质层，以及覆盖于栅介质层之上的多晶硅栅极；在栅极结构的两侧还具有栅极侧墙；在所述的第二体掺杂区中，具有第二导电类型的第一重掺杂区，所述第一重掺杂区的一侧与栅极侧墙的边沿相接，第一重掺杂区作为所述开关LDMOS器件的源区；在第一体掺杂区中，具有第二导电类型的第二重掺杂区，所述第二重掺杂区的一侧与栅极侧墙的边沿相接，第二重掺杂区作为所述开关LDMOS器件的漏区；在栅极结构之下、第二体掺杂区与第一体掺杂区之间的半导体衬底表层形成所述开关LDMOS器件的沟道，在栅极施加电压超过所述LDMOS器件的阈值电压时，沟道反型使得源区与漏区之间导通；所述第二体掺杂区及第一体掺杂区远离栅极结构的一侧均具有场氧或者STI，所述场氧或者STI的一侧是与第二体掺杂区中的第一重掺杂区或第一体掺杂区的第二重掺杂区相接。进一步的改进是，所述的第一阱中，在靠第一体掺杂区的场氧或者STI的远离栅极结构的外侧还具有第一导电类型的第三重掺杂区，所述第三重掺杂区形成引出区将第一阱引出电极。进一步的改进是，在所述的场氧或者STI上，还包含有第二栅极结构，所述第二栅极结构与所述开关LDMOS器件的栅极结构同步刻蚀形成，所述第二栅极结构作为第一重掺杂区和/或第二重掺杂区的自对准注入的掩膜使用，在完成自对准注入后，所述第二栅极结构可选择性地被去除或者保留。进一步的改进是，所述的第一体掺杂区及第二体掺杂区为自对准注入形成。本专利技术所述的一种开关LDMOS器件的制造方法，包含如下的工艺步骤：步骤一，提供一半导体衬底，在所述半导体衬底上形成有源区，所述有源区用于形成开关LDMOS器件；然后在所述有源区中进行离子注入制作开关LDMOS器件的阱区；在所述半导体衬底表面淀积一层氧化层，然后在所述氧化层上淀积一层多晶硅层；步骤二，通过光刻胶定义，对所述的多晶硅层及氧化层进行刻蚀，形成开关LDMOS器件的栅极结构，所述氧化层作为栅介质层，所述多晶硅层刻蚀成型构成开关LDMOS器件的多晶硅栅极；步骤三，涂覆光刻胶本文档来自技高网...

【技术保护点】
1.一种开关LDMOS器件，形成于半导体衬底中的一具有第一导电类型的第一阱中，其特征在于：在所述的第一阱中，包含有所述开关LDMOS器件的LDD区及第二导电类型的第一体掺杂区；在LDD区与第二导电类型的体掺杂区之间的衬底表面，形成有所述开关LDMOS器件的栅极结构；/n所述栅极结构包含有覆盖于衬底表面的栅介质层，以及覆盖于栅介质层之上的多晶硅栅极；在栅极结构的两侧还具有栅极侧墙；/n在所述的LDD区中，具有第二导电类型的第一重掺杂区，所述第一重掺杂区的一侧与栅极侧墙的边沿相接，第一重掺杂区作为所述开关LDMOS器件的源区；/n在第一体掺杂区中，具有第二导电类型的第二重掺杂区，所述第二重掺杂区的一侧与栅极侧墙的边沿相接，第二重掺杂区作为所述开关LDMOS器件的漏区；/n在栅极结构之下、LDD区与体掺杂区之间的半导体衬底表层形成所述开关LDMOS器件的沟道，在栅极施加电压超过所述LDMOS器件的阈值电压时，沟道反型使得源区与漏区之间导通；/n所述LDD区及体掺杂区远离栅极结构的一侧均具有场氧或者STI，所述场氧或者STI的一侧是与LDD中的第一重掺杂区或第一体掺杂区的第二重掺杂区相接。/n

【技术特征摘要】
1.一种开关LDMOS器件，形成于半导体衬底中的一具有第一导电类型的第一阱中，其特征在于：在所述的第一阱中，包含有所述开关LDMOS器件的LDD区及第二导电类型的第一体掺杂区；在LDD区与第二导电类型的体掺杂区之间的衬底表面，形成有所述开关LDMOS器件的栅极结构；
所述栅极结构包含有覆盖于衬底表面的栅介质层，以及覆盖于栅介质层之上的多晶硅栅极；在栅极结构的两侧还具有栅极侧墙；
在所述的LDD区中，具有第二导电类型的第一重掺杂区，所述第一重掺杂区的一侧与栅极侧墙的边沿相接，第一重掺杂区作为所述开关LDMOS器件的源区；
在第一体掺杂区中，具有第二导电类型的第二重掺杂区，所述第二重掺杂区的一侧与栅极侧墙的边沿相接，第二重掺杂区作为所述开关LDMOS器件的漏区；
在栅极结构之下、LDD区与体掺杂区之间的半导体衬底表层形成所述开关LDMOS器件的沟道，在栅极施加电压超过所述LDMOS器件的阈值电压时，沟道反型使得源区与漏区之间导通；
所述LDD区及体掺杂区远离栅极结构的一侧均具有场氧或者STI，所述场氧或者STI的一侧是与LDD中的第一重掺杂区或第一体掺杂区的第二重掺杂区相接。


2.如权利要求1所述的开关LDMOS器件，其特征在于：所述的第一阱中，在靠第一体掺杂区的场氧或者STI的远离栅极结构的外侧还具有第一导电类型的第三重掺杂区，所述第三重掺杂区形成引出区将第一阱引出电极。


3.如权利要求1所述的开关LDMOS器件，其特征在于：在所述的场氧或者STI上，还包含有第二栅极结构，所述第二栅极结构与所述开关LDMOS器件的栅极结构同步刻蚀形成，所述第二栅极结构作为第一重掺杂区和/或第二重掺杂区的自对准注入的掩膜使用，在完成自对准注入后，所述第二栅极结构可选择性地被去除或者保留。


4.如权利要求1所述的开关LDMOS器件，其特征在于：所述的第二导电类型的第一体掺杂区为自对准注入形成。


5.如权利要求1或2所述的开关LDMOS器件，其特征在于：所述的第一导电类型为P型，第二导电类型为N型；或者是，所述第一导电类型为N型，第二导电类型为P型。


6.一种开关LDMOS器件，形成于半导体衬底中的一具有第一导电类型的第一阱中，其特征在于：
在所述的第一阱中，包含有第二导电类型的第一体掺杂区及第一导电类型的第二体掺杂区；在第一体掺杂区与第二体掺杂区之间的衬底表面，形成有所述开关LDMOS器件的栅极结构；
所述栅极结构包含有覆盖于衬底表面的栅介质层，以及覆盖于栅介质层之上的多晶硅栅极；在栅极结构的两侧还具有栅极侧墙；
在所述的第二体掺杂区中，具有第二导电类型的第一重掺杂区，所述第一重掺杂区的一侧与栅极侧墙的边沿相接，第一重掺杂区作为所述开关LDMOS器件的源区；
在第一体掺杂区中，具有第二导电类型的第二重掺杂区，所述第二重掺杂区的一侧与栅极侧墙的边沿相接，第二重掺杂区作为所述开关LDMOS器件的漏区；
在栅极结构之下、第二体掺杂区与第一体掺杂区之间的半导体衬底表层形成所述开关LDMOS器件的沟道，在栅极施加电压超过所述LDMOS器件的阈值电压时，沟道反型...

【专利技术属性】
技术研发人员：杨新杰，金锋，乐薇，张晗，宋亮，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31