半导体装置制造方法及图纸

半导体装置包括：半导体层，其具有形成有沟槽的主面；第一导电型的主体区域，其在上述半导体层的上述主面的表层部沿上述沟槽的侧壁形成；第二导电型的杂质区域，其在上述主体区域的表层部沿上述沟槽的侧壁形成；栅极绝缘层，其形成于上述沟槽的内壁；栅极电极，其埋入于上述沟槽，隔着上述栅极绝缘层而与上述主体区域以及上述杂质区域对置；接触电极，其从上述沟槽内贯通上述沟槽的侧壁并被引出至上述半导体层的上述主面的表层部，且与上述主体区域以及上述杂质区域电连接；以及埋入绝缘层，其在上述沟槽内介于上述栅极电极以及上述接触电极之间，对上述栅极电极以及上述接触电极进行绝缘。

Semiconductor device

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及本专利技术半导体装置。
技术介绍
在专利文献1中，公开了具备IGBT(InsulatedGateBipolarTransistor)的半导体装置。该半导体装置包括具有主面的半导体基板(半导体层)。在半导体基板的主面形成有沟槽。在半导体基板的主面的表层部，沿沟槽的侧壁形成有p型的主体区域。在主体区域的表层部，沿沟槽的侧壁形成有n型的发射极区域(杂质区域)。在该沟槽的内壁，形成有栅极绝缘层。在沟槽内，经由栅极绝缘层埋入有栅极电极层。在半导体基板的主面，形成有与沟槽空出间隔地使发射极区域露出的接触槽。在该接触槽，埋入有发射极电极(接触电极)。现有技术文献专利文献专利文献1:日本特开2016－225566号公报
技术实现思路
专利技术所要解决的课题在半导体层的表层部埋入有栅极电极以及接触电极的构造中，以不与栅极电极接触的方式与栅极电极空出间隔地形成接触电极。栅极电极以及接触电极之间的距离考虑接触电极的尺寸公差来设定。因此，栅极电极以及接触电极之间的距离不能比根据接触电极的尺寸公差设定的预定值更窄。半导体装置的细微化受到这种问题的妨碍。本专利技术一个实施方式提供一种缓和接触电极导致的尺寸公差的限制且能够有助于细微化的半导体装置。用于解决课题的方案本专利技术的一个实施方式提供一种半导体装置，其包括：半导体层，其具有形成有沟槽的主面；第一导电型的主体区域，其在上述半导体层的上述主面的表层部沿上述沟槽的侧壁形成；第二导电型的杂质区域，其在上述主体区域的表层部沿上述沟槽的侧壁形成；栅极绝缘层，其形成于上述沟槽的内壁；栅极电极，其埋入于上述沟槽，隔着上述栅极绝缘层而与上述主体区域以及上述杂质区域对置；接触电极，其从上述沟槽内贯通上述沟槽的侧壁并被引出至上述半导体层的上述主面的表层部，且与上述主体区域以及上述杂质区域电连接；以及埋入绝缘层，其在上述沟槽内介于上述栅极电极以及上述接触电极之间，对上述栅极电极以及上述接触电极进行绝缘。根据该半导体装置，不与栅极电极空出间隔地形成接触电极即可，因此能够缓和接触电极的尺寸公差导致的限制。因而能够提高能够有助于细微化的半导体装置。本专利技术的上述的或者其它目的、特征以及效果通过参照附图如下叙述的实施方式的说明将会更加清楚。附图说明图1是表示本专利技术的第一实施方式的半导体装置的一部分区域的剖面立体图。图2是从图1去除半导体层的主面之上的构造后的剖面立体图。图3是从图2去除发射极接触电极层后的剖面立体图。图4是从半导体层的主面观察图3的俯视图。图5是沿图4所示的V-V线的剖视图。图6是沿图4所示的VI-VI线的剖视图。图7是表示参考例的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图8是通过模拟来求出电流－电压特性的曲线图。图9是通过模拟来求出集电极峰值电流的曲线图。图10A是用于说明图1所示的半导体装置的制造方法的一例的剖面立体图。图10B是表示图10A之后的工序的剖面立体图。图10C是表示图10B之后的工序的剖面立体图。图10D是表示图10C之后的工序的剖面立体图。图10E是表示图10D之后的工序的剖面立体图。图10F是表示图10E之后的工序的剖面立体图。图10G是表示图10F之后的工序的剖面立体图。图10H是表示图10G之后的工序的剖面立体图。图10I是表示图10H之后的工序的剖面立体图。图10J是表示图10I之后的工序的剖面立体图。图10K是表示图10J之后的工序的剖面立体图。图10L是表示图10K之后的工序的剖面立体图。图10M是表示图10L之后的工序的剖面立体图。图10N是表示图10M之后的工序的剖面立体图。图11是表示本专利技术的第二实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图12是表示本专利技术的第三实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图13是表示本专利技术的第四实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图14是表示本专利技术的第五实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图15是表示本专利技术的第六实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图16是表示本专利技术的第七实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图17是表示本专利技术的第八实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图18是表示本专利技术的第九实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图19是表示本专利技术的第十实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图20是表示本专利技术的第十一实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图21是表示本专利技术的第十二实施方式的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图22是表示本专利技术的第十三实施方式的半导体装置的一部分区域的剖面立体图。图23是表示图22所示的半导体装置的一部分区域的剖面立体图，是去除半导体层的主面之上的构造后的图。图24是图23的俯视图。图25是沿图24所示的XXV-XXV线的剖视图。图26是与图22对应的区域的剖面立体图，是表示本专利技术的第十四实施方式的半导体装置的一部分区域的剖面立体图。图27是与图25对应的区域的剖视图，是图26所示的半导体装置的一部分区域的剖视图。图28是与图24对应的区域的俯视图，是表示本专利技术的第十五实施方式的半导体装置的一部分区域的俯视图。图29是沿图28所示的XXIX-XXIX线的剖视图。图30是与图29对应的区域的剖视图，是表示本专利技术的第十六实施方式的半导体装置的一部分区域的剖视图。图31是与图29对应的区域的剖视图，是表示本专利技术的第十七实施方式的半导体装置的一部分区域的剖视图。图32是与图29对应的区域的剖视图，是表示本专利技术的第十八实施方式的半导体装置的一部分区域的剖视图。图33是与图2对应的部分的俯视图，是表示半导体层的变形例的图。图34是与图4对应的部分的俯视图，是表示栅极埋入绝缘层的变形例的图。图35是与图4对应的部分的俯视图，是表示发射极接触电极层的变形例的图。具体实施方式图1是表示本专利技术的第一实施方式的半导体装置1的一部分区域的剖面立体图。图2是从图1去除半导体层2的第一主面3之上的构造后的剖面立体图。本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：/n半导体层，其具有形成有沟槽的主面；/n第一导电型的主体区域，其在上述半导体层的上述主面的表层部沿上述沟槽的侧壁形成；/n第二导电型的杂质区域，其在上述主体区域的表层部沿上述沟槽的侧壁形成；/n栅极绝缘层，其形成于上述沟槽的内壁；/n栅极电极，其埋入于上述沟槽，隔着上述栅极绝缘层而与上述主体区域以及上述杂质区域对置；/n接触电极，其从上述沟槽内贯通上述沟槽的侧壁并被引出至上述半导体层的上述主面的表层部，且与上述主体区域以及上述杂质区域电连接；以及/n埋入绝缘层，其在上述沟槽内介于上述栅极电极以及上述接触电极之间，对上述栅极电极以及上述接触电极进行绝缘。/n

【技术特征摘要】
【国外来华专利技术】20171124 JP 2017-2261091.一种半导体装置，其特征在于，包括：
半导体层，其具有形成有沟槽的主面；
第一导电型的主体区域，其在上述半导体层的上述主面的表层部沿上述沟槽的侧壁形成；
第二导电型的杂质区域，其在上述主体区域的表层部沿上述沟槽的侧壁形成；
栅极绝缘层，其形成于上述沟槽的内壁；
栅极电极，其埋入于上述沟槽，隔着上述栅极绝缘层而与上述主体区域以及上述杂质区域对置；
接触电极，其从上述沟槽内贯通上述沟槽的侧壁并被引出至上述半导体层的上述主面的表层部，且与上述主体区域以及上述杂质区域电连接；以及
埋入绝缘层，其在上述沟槽内介于上述栅极电极以及上述接触电极之间，对上述栅极电极以及上述接触电极进行绝缘。


2.根据权利要求1所述的半导体装置，其特征在于，
上述接触电极在上述沟槽内在上述半导体层的上述主面的法线方向以及上述半导体层的上述主面的切线方向上与上述栅极电极对置。


3.根据权利要求1或2所述的半导体装置，其特征在于，
上述沟槽沿一个方向延伸，
上述接触电极沿与上述一个方向交叉的交叉方向被引出。


4.根据权利要求3所述的半导体装置，其特征在于，
在上述一个方向上，上述接触电极的宽度比上述沟槽的宽度小。


5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
上述接触电极从上述沟槽内贯通上述沟槽的一侧的侧壁以及另一侧的侧壁并被引出至上述半导体层的表层部。


6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，
还包括绝缘层，该绝缘层包覆上述半导体层的上述主面，
上述接触电极以到达上述沟槽内以及上述半导体层的表层部的方式贯通上述绝缘层。


7.根据权利要求6所述的半导体装置，其特征在于，
上述埋入绝缘层从上述沟槽的开口露出，
上述绝缘层包覆上述埋入绝缘层。


8.根据权利要求1～7中任一项所述的半导体...

【专利技术属性】
技术研发人员：日笠旭纮，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本;JP