三维集成电路芯片的贯孔修复方法及修复系统技术方案

本发明专利技术提供一种三维集成电路芯片的贯孔修复方法及修复系统，包括：提供彼此连通的至少两层芯片；芯片之间采用贯孔传输电学信号，同一电学信号对应于至少一贯孔，提供至少一性能良好的冗余贯孔，贯孔、冗余贯孔为硅穿孔、非硅穿孔或采用混合键接方式形成；通过测试模块测试贯孔的连接性能，存储对应的修复信息于存储器；于芯片工作时，存储器基于所述修复信息产生控制信号，并通过逻辑运算，将无传输电学信号并且连接性能良好的冗余贯孔替代连接性能不良的贯孔，传输原电学信号，以实现贯孔修复、降低冗余。

【技术实现步骤摘要】
三维集成电路芯片的贯孔修复方法及修复系统
本专利技术涉及集成电路设计
，尤其涉及一种三维集成电路芯片的贯孔修复方法及修复系统。
技术介绍
随着SoC（系统集成芯片）的规模越来越大，3DIC（三维集成电路）由于其更高的密度、更高的传输速率及低功耗的优点逐渐受到人们的重视和研究，而硅通孔（ThroughSiliconVia，TSV）技术能够使芯片在三维方向堆叠的密度最大，使芯片之间的互连线最短、外形尺寸最小，能够有效地实现这种3DIC的层叠，制造出结构更复杂、性能更强大、更具成本效率的3DIC。3DIC通常会存在数量非常大的TSV，例如，100个TSV，然而由于工艺跨度大等因素，良率问题一直是TSV封装方法的大问题。如图1（a）中所示，如果一个信号采用1个TSV传输，则3DIC的TSV良率为0。为了提高良率，很多设计采用多个TSV传输一个电学信号来保证芯片之间的连接性能良好。例如，如图1（b）中所示，一个信号采用3个TSV传输，假设单个TSV的良率为99.9%，则3DIC的TSV良率可以计算为(1-0.001^3)^100为99.99本文档来自技高网...

【技术保护点】
1.一种三维集成电路芯片的贯孔修复方法，其特征在于，包括：/n提供彼此连通的至少两层芯片；芯片之间采用贯孔传输电学信号，同一电学信号对应于至少一贯孔，提供至少一性能良好的冗余贯孔，贯孔、冗余贯孔为硅穿孔、非硅穿孔或采用混合键接方式形成；/n通过测试模块测试贯孔的连接性能，存储对应的修复信息于存储器；/n于芯片工作时，存储器基于所述修复信息产生控制信号，并通过逻辑运算，将无传输电学信号并且连接性能良好的冗余贯孔替代连接性能不良的贯孔，传输原电学信号，以实现贯孔修复、降低冗余。/n

【技术特征摘要】
1.一种三维集成电路芯片的贯孔修复方法，其特征在于，包括：
提供彼此连通的至少两层芯片；芯片之间采用贯孔传输电学信号，同一电学信号对应于至少一贯孔，提供至少一性能良好的冗余贯孔，贯孔、冗余贯孔为硅穿孔、非硅穿孔或采用混合键接方式形成；
通过测试模块测试贯孔的连接性能，存储对应的修复信息于存储器；
于芯片工作时，存储器基于所述修复信息产生控制信号，并通过逻辑运算，将无传输电学信号并且连接性能良好的冗余贯孔替代连接性能不良的贯孔，传输原电学信号，以实现贯孔修复、降低冗余。


2.根据权利要求1所述的三维集成电路芯片的贯孔修复方法，其特征在于，提供修复电路，所述修复电路连接于性能良好的贯孔，提供修复使能信号于所述修复电路，进行逻辑运算控制贯孔的替换。


3.根据权利要求1所述的三维集成电路芯片的贯孔修复方法，其特征在于，
提供贯孔模块、修复电路；
所述贯孔模块包括多路贯孔电路，所述每路贯孔电路包括：逻辑与门，所述逻辑与门包括：第一端、第二端，所述第一端连接控制信号；所述第二端连接修复使能信号，所述逻辑与门的第三端接控制模块；所述控制模块的输入端还连接输入信号，所述输入信号变化；
所述修复电路包括：逻辑与门，所述逻辑与门包括第一端、第二端，所述第一端和所述第二端连接修复使能信号，所述逻辑与门的第三端接控制模块，所述控制模块的输入端还连接冗余输入信号；冗余输入信号为稳定不变。


4.根据权利要求3所述的三维集成电路芯片的贯孔修复方法，其...

【专利技术属性】
技术研发人员：赵立新，俞大立，黄泽，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：上海;31