晶体管的制作方法及全包围栅极器件结构技术

一种晶体管的制作方法及全包围栅极的器件结构，包括：基底由下至上依次包括底层衬底、绝缘层和顶层衬底；在顶层衬底形成源极区和漏极区，在源极区和漏极区之间形成沟道区，源极区至漏极区的方向为第一方向，垂直第一方向为第二方向；在第二方向上，沟道区两侧形成贯穿顶层衬底的孔；通过孔刻蚀孔下方及沟道区下方的绝缘层，以形成空腔，空腔与孔连通；形成栅极结构，覆盖所述沟道区上表面、所述孔和所述空腔靠近沟道区的壁面，所述栅极结构包括栅介质层及覆盖所述栅介质层的栅极，从而在沟道区的两侧及上下表面形成全包围的栅极结构，增加栅极对沟道的控制能力，提高击穿电压，同时提高电流Ids，简化MOS晶体管的栅极绝缘层的生长工艺。

Fabrication method of transistors and structure of fully enclosed gate devices

【技术实现步骤摘要】
晶体管的制作方法及全包围栅极器件结构
本专利技术涉及半导体
，更具体地，涉及一种晶体管的制作方法及全包围栅极的器件结构。
技术介绍
MOS晶体管的沟道可以有高的击穿电压，并且有高的电流Ids。如果提高沟道长度，可以提高击穿电压，但是会降低电流Ids。为了克服这一矛盾，现有技术中采用首先在沟道区的上表面生成上栅介质和上栅电极，之后在沟道区的下表面生成背栅介质和背栅电极，该结构被称为双栅电极结构，需要生长两次栅介质层，制造工艺复杂，导致产能较底，不利于器件的大批量生产。因此，有必要提供一种制造工艺简单、便于大批量生产的基于SOI基底的全包围栅极器件结构及其制作方法。
技术实现思路
本专利技术的目的是进一步简化MOS晶体管的栅介质层生长工艺，同时保证沟道可以有高的击穿电压，并且有高的电流Ids。为了实现上述目的，提出一种晶体管的制作方法，包括如下步骤：提供基底，所述基底由下至上依次包括底层衬底、绝缘层和顶层衬底；在所述顶层衬底形成源极区和漏极区，在所述源极区和漏极区之间形成沟道区，所述源极区至本文档来自技高网...

【技术保护点】
1.一种晶体管的制作方法，其特征在于，包括：/n提供基底，所述基底由下至上依次包括底层衬底、绝缘层和顶层衬底；/n在所述顶层衬底形成源极区和漏极区，在所述源极区和漏极区之间形成沟道区，所述源极区至漏极区的方向为第一方向，垂直所述第一方向为第二方向；/n在垂直于所述第一方向和所述第二方向的第三方向上，所述沟道区两侧形成贯穿所述顶层衬底的孔；/n通过所述孔刻蚀所述孔下方及所述沟道区下方的绝缘层，以形成空腔，所述空腔与所述孔连通；/n形成栅极结构，覆盖所述沟道区上表面、所述孔和所述空腔靠近沟道区的壁面，所述栅极结构包括栅介质层及覆盖所述栅介质层的栅极。/n

【技术特征摘要】
1.一种晶体管的制作方法，其特征在于，包括：
提供基底，所述基底由下至上依次包括底层衬底、绝缘层和顶层衬底；
在所述顶层衬底形成源极区和漏极区，在所述源极区和漏极区之间形成沟道区，所述源极区至漏极区的方向为第一方向，垂直所述第一方向为第二方向；
在垂直于所述第一方向和所述第二方向的第三方向上，所述沟道区两侧形成贯穿所述顶层衬底的孔；
通过所述孔刻蚀所述孔下方及所述沟道区下方的绝缘层，以形成空腔，所述空腔与所述孔连通；
形成栅极结构，覆盖所述沟道区上表面、所述孔和所述空腔靠近沟道区的壁面，所述栅极结构包括栅介质层及覆盖所述栅介质层的栅极。


2.根据权利要求1所述的晶体管的制作方法，其特征在于，形成所述孔的方法包括：
在所述基底表面形成图形化的掩模层，定义出所述孔的位置；
以所述图形化的掩模层为掩模，刻蚀所述基底以形成所述孔。


3.根据权利要求2所述的晶体管的制作方法，其特征在于，所述形成空腔的方法包括：
以所述图形化的掩模层为掩模，刻蚀所述绝缘层以形成所述空腔。


4.根据权利要求3所述的晶体管的制作方法，其特征在于，所述刻蚀包括湿法刻蚀或干法刻蚀。


5.根据权利要求3所述的晶体管的制作方法，其特征在于，所述绝缘层为氧化硅。


6.根据权利要求4所述的晶体管的制作方法，其特征在于，所述湿法刻蚀使用的溶液为浓度为10％-20％的HF。


7.根据权利要求1所述的晶体管的制作方法，其特征在于，所述栅介质层包括氧化层。


8.根据权利要求7所述的晶体管的制作方法，其特征在于，通过热氧化或原子层沉积，形成所述氧化层。<...

【专利技术属性】
技术研发人员：秦晓珊，
申请(专利权)人：中芯集成电路宁波有限公司上海分公司，
类型：发明
国别省市：上海;31