E/D NMOS基准电压源及低压差电压调整器制造技术

本实用新型专利技术提供一种E/D NMOS基准电压源及低压差电压调整器，在所述E/D NMOS基准电压源中，无论外加的电源电压如何变化，通过基于N沟道结型场效应管的预基准源电路能将预基准输出电压稳定为固定值，预基准输出电压的范围宽、工艺调整方便；由于预基准源电路的承受耐压和初步稳压，使得E/D NMOS基准源电路的输入电压受电源电压的变化很小，大大提高了E/D NMOS基准源电路的宽输入电压范围、电源抑制比并同时具有E/D NMOS基准微功耗的性质；且该E/D NMOS基准电压源的电路结构简单合理，不需要三极管、电阻、电容等，其制作工艺仅在硅栅P阱E/D CMOS工艺的基础上，增加了N沟道结型场效应管的制作，工艺上只需调整N沟道结型场效应管的阈值电压，大大简化了工艺，降低了成本。

【技术实现步骤摘要】
E/DNMOS基准电压源及低压差电压调整器
本技术涉及电源管理
，特别是涉及一种E/DNMOS基准电压源及低压差电压调整器。
技术介绍
在模拟集成电路的电源管理电路设计中，基准电压源决定了低压差电源的性能指标。目前，基准电压源的种类繁多，有齐纳基准源、带隙基准源、具有二阶补偿的带隙基准源、具有高电源抑制比的E/DNMOS基准源等结构。其中，齐纳基准电压源采用双极电路结构结合具有工艺特色的齐纳二极管实现齐纳基准源的高性能；带隙基准源采用标准的带隙结构实现高性能的带隙基准输出；在带隙基准源的基础上设计的具有二阶补偿的带隙基准源，进一步提升了带隙基准的温度性能；而高电源抑制比的E/DNMOS基准电压源，通过增强型、耗尽性NMOS管串联的两级结构，实现了高电源抑制比的微功耗基准电压源。但是，以上基准电压源很难同时满足高压(40V)、高电源抑制比(60dB)、低功耗(≤10uA)要求，进而限制了上述基准电压源在高压、高电源抑制比、微功耗的低压差电压调整器中的应用。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种具有宽输入电压范围的E/DNMOS基准电压源，用于解决上述技术问题。为实现上述目的及其他相关目的，本技术提供一种E/DNMOS基准电压源，包括：预基准源电路，包括N沟道结型场效应管，所述N沟道结型场效应管的栅极接地、漏极接电源电压、源极输出预基准电压；E/DNMOS基准源电路，与所述预基准源电路连接，接收所述预基准电压并对外输出基准电压。<br>可选地，所述N沟道结型场效应管包括耗尽型的N沟道结型场效应管。可选地，所述E/DNMOS基准源电路包括：基准电压启动子电路，与所述预基准源电路连接，接收所述预基准电压并对外输出所述基准电压；基准电压调节子电路，与所述基准电压启动子电路，对所述基准电压进行调节。可选地，所述基准电压启动子电路包括多个串联的NMOS管，所述基准电压调节子电路包括多个串联的NMOS管。可选地，所述基准电压启动子电路包括：第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管；所述第一NMOS管的漏极接所述N沟道结型场效应管的源极，所述第二NMOS管的漏极接所述第一NMOS管的源极，所述第三NMOS管的漏极接所述第二NMOS管的源极，所述第四NMOS管的漏极接所述第三NMOS管的源极，所述第四NMOS管的源极作为基准电压输出端；所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的栅极接在一起，并接所述基准电压输出端；所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的衬底接在一起，并接所述基准电压输出端。可选地，所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管包括：耗尽型NMOS管。可选地，所述基准电压启动子电路包括：第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管；所述第五NMOS管的漏极接所述基准电压输出端，所述第六NMOS管的漏极接所述第五NMOS管的源极，所述第七NMOS管的漏极接所述第六NMOS管的源极，所述第八NMOS管的漏极接所述第七NMOS管的源极，所述第八NMOS管的源极接地；所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管的栅极接在一起，并接所述基准电压输出端；所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管的衬底接在一起，并接地。可选地，所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管包括：增强型NMOS管。此外，为实现上述目的及其他相关目的，本技术还提供一种低压差电压调整器，包括上述任意一项所述的E/DNMOS基准电压源。如上所述，本技术的E/DNMOS基准电压源，具有以下有益效果：在预基准源电路中，通过栅极接地的N沟道结型场效应管的漏极承受电源电压，当N沟道结型场效应管导通时，其源极输出的预基准电压等于其阈值电压，为一固定值；当电源电压在较宽的范围内(高电平)变化时，N沟道结型场效应管始终导通，N沟道结型场效应管的栅极输出的预基准电压始终为恒定的阈值电压，避免了后续E/DNMOS基准源电路的电源随外部电源电压的波动，提高了E/DNMOS基准源电路的工作电压范围和高电源抑制比。附图说明图1显示为本技术实施例中E/DNMOS基准电压源的电路图。图2显示为图1中E/DNMOS基准电压源的等效电路图。附图标记说明N1第一NMOS管N2第二NMOS管N3第三NMOS管N4第四NMOS管N5第五NMOS管N6第六NMOS管N7第七NMOS管N8第八NMOS管NJN沟道结型场效应管N1*第一等效NMOS管N2*第二等效NMOS管VIN电源电压Vpre-vref预基准电压Vref基准电压GND地具体实施方式如前述在
技术介绍
中所述的，现有的齐纳基准源、带隙基准源、具有二阶补偿的带隙基准源、具有高电源抑制比的E/DNMOS基准源等基准电压源很难同时满足高压、高电源抑制比、低功耗等要求，从而限制了基准电压源在高压、高电源抑制比、微功耗的低压差电压调整器中的应用。基于此，本技术提出一种全新结构的E/DNMOS基准电压源，其包括基于N沟道结型场效应管的预基准源电路和E/DNMOS基准源电路，该N沟道结型场效应管的栅极接地、漏极接电源电压，通过该N沟道结型场效应管承受耐压，当电源电压在较宽范围内变化时，其栅极输出的预基准电压始终为恒定的阈值电压，避免了E/DNMOS基准源电路的输入电源随外部电源电压的波动，提高了E/DNMOS基准源电路的工作电压范围和高电源抑制比。以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，遂图式中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的
技术实现思路
得能涵盖的范围内。如图1所示，本技术提供一种E/DNMOS基准电压源，其包括：预基准源电路，包括N本文档来自技高网...

【技术保护点】
1.一种E/D NMOS基准电压源，其特征在于，包括：/n预基准源电路，包括N沟道结型场效应管，所述N沟道结型场效应管的栅极接地、漏极接电源电压、源极输出预基准电压；/nE/D NMOS基准源电路，与所述预基准源电路连接，接收所述预基准电压并对外输出基准电压。/n

【技术特征摘要】
1.一种E/DNMOS基准电压源，其特征在于，包括：
预基准源电路，包括N沟道结型场效应管，所述N沟道结型场效应管的栅极接地、漏极接电源电压、源极输出预基准电压；
E/DNMOS基准源电路，与所述预基准源电路连接，接收所述预基准电压并对外输出基准电压。


2.根据权利要求1所述的E/DNMOS基准电压源，其特征在于，所述N沟道结型场效应管包括耗尽型的N沟道结型场效应管。


3.根据权利要求1或2所述的E/DNMOS基准电压源，其特征在于，所述E/DNMOS基准源电路包括：
基准电压启动子电路，与所述预基准源电路连接，接收所述预基准电压并对外输出所述基准电压；
基准电压调节子电路，与所述基准电压启动子电路，对所述基准电压进行调节。


4.根据权利要求3所述的E/DNMOS基准电压源，其特征在于，所述基准电压启动子电路包括多个串联的NMOS管，所述基准电压调节子电路包括多个串联的NMOS管。


5.根据权利要求4所述的E/DNMOS基准电压源，其特征在于，所述基准电压启动子电路包括：第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管；所述第一NMOS管的漏极接所述N沟道结型场效应管的源极，所述第二NMOS管的漏极接所述第一NMOS管的源极，所述第三NMOS管的漏极接所述第二NMOS管的源极，所述第四NMOS管的漏极接所述第三NMOS管的源极，所述第四NMOS管的源极作为基准...

【专利技术属性】
技术研发人员：胡永贵，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：新型
国别省市：重庆;50