二极管结构及其制备方法技术

本申请涉及二极管结构及其制备方法，该二极管结构包括半导体衬底；阱区，具有第一导电类型，形成于半导体衬底内；栅区，包括形成于部分阱区上的栅氧层和形成于栅氧层上的多晶硅栅层，多晶硅栅层具有第二导电类型，多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV；及N型区和P型区，分别形成于栅区两侧的阱区内。通过控制多晶硅栅层的功函数，使其费米能级位于半导体衬底禁带中心附近，减小多晶硅栅层与其下方阱区的功函数差，降低两者之间的接触电势，可解决漏电流、耐压不稳定等问题。

Diode structure and preparation method

【技术实现步骤摘要】
二极管结构及其制备方法
本专利技术涉及半导体领域，尤其涉及一种二极管结构及二极管结构的制备方法。
技术介绍
横向二极管结构中的P型区和N型区均形成于半导体衬底的顶层，其中，P型区和N型区构成PN结。为增强PN结的耐压，将N型区与P型区间隔设置，并在N型区和P型区之间设置隔离结构以提高PN结的耐压。然而，在N型区与P型区之间设置隔离结构后，会使得二极管结构的漏电流较大，反向击穿电压不稳定，从而导致二极管结构不稳定。在特殊应用场合如高温、高湿及太空辐射等环境下，二极管的性能将快速退化，可靠性降低而最终导致失效。
技术实现思路
基于此，有必要针对上述至少一个技术问题，提出一种新的二极管结构。一种二极管结构，包括：半导体衬底；阱区，具有第一导电类型，形成于所述半导体衬底内；栅区，包括形成于部分所述阱区上的栅氧层和形成于栅氧层上的多晶硅栅层，所述多晶硅栅层具有第二导电类型，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离小于或等于0.3eV；及N型区和P型区，分别形成于所述栅区两侧的阱区内。上述二极管结构，N型区和P型区形成于阱区内，N型区和P型区形成PN结，且N型区和P型区之间的阱区上形成有栅区，通过栅区可以调控P型区和N型区之间阱区载流子的分布，从而提高PN结的耐压。其中，阱区具有第一导电类型，多晶硅栅层具有第二导电类型，阱区的费米能级位于半导体衬底禁带中心的一侧，多晶硅栅层的费米能级位于半导体衬底禁带中心的另一侧，调节多晶硅栅层的费米能级，使多晶硅栅层的费米能级处于半导体衬底的禁带中心的附近，使多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV，多晶硅栅层和多晶硅栅层下方的阱区之间的功函数差较小，使得多晶硅栅层与阱区之间的接触电势较小，多晶硅栅层与阱区之间的接触电势越小，则在P型区和N型区之间的阱区形成反型层的作用越小，通过栅区控制提高PN结耐压的同时，还可使得N型区和P型区之间的漏电流较小，使二极管结构耐压更加稳定，从而提高二极管结构的可靠性。在其中一个实施例中，所述半导体衬底包括底层衬底、顶层衬底和形成于所述底层衬底和顶层衬底之间的隔离层，所述阱区形成于所述顶层衬底内。在其中一个实施例中，所述多晶硅栅层上形成有第一金属硅化物，所述P型区上形成有第二金属硅化物，所述N型区上形成有第三金属硅化物，所述第一金属硅化物上形成有栅极，所述第二金属硅化物上形成有所述二极管结构的阳极，所述第三金属硅化物上形成有所述二极管结构的阴极。在其中一个实施例中，所述多晶硅栅层的掺杂剂量的数量级范围为1013cm-2-1014cm-2。在其中一个实施例中，所述阱区的掺杂剂量的数量级为1012cm-2，所述N型区和所述P型区的掺杂剂量的数量级为1015cm-2。在其中一个实施例中，所述多晶硅栅层的介电常数的范围为8～10。在其中一个实施例中，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离大于或等于0.1eV。本申请还提出了一种新的二极管结构制备方法。一种二极管结构制备方法，包括：提供半导体衬底，对所述半导体衬底进行第一导电类型掺杂形成阱区；在部分所述阱区上形成栅氧层并在所述栅氧层上形成多晶硅层，对所述多晶硅层进行第二导电类型掺杂形成多晶硅栅层，所述栅氧层和所述多晶硅栅层构成栅区，其中，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离小于或等于0.3eV；及对所述栅区的一侧的阱区进行N型掺杂，形成N型区，对所述栅区的另一侧的阱区进行P型掺杂，形成P型区。上述二极管结构制备方法，在阱区内形成N型区和P型区，并在N型区和P型区之间的阱区上形成栅氧层和多晶硅栅层，多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV，其中，N型区和P型区构成PN结，通过多晶硅栅层可以调节PN结的耐压。在本申请中，对半导体衬底进行第一导电类型掺杂形成阱区，对多晶硅层进行第二导电类型掺杂形成多晶硅栅层，即阱区具有第一导电类型，多晶硅栅层具有第二导电类型。阱区的费米能级位于半导体衬底禁带中心的一侧，多晶硅栅层的费米能级位于半导体衬底禁带中心的另一侧，调节多晶硅栅层的费米能级，使多晶硅栅层的费米能级处于半导体衬底的禁带中心的附近，且多晶硅栅层的费米能级与半导体衬底的禁带中心的能带距离小于或等于0.3eV，在该范围内，多晶硅栅层和多晶硅栅层下方的阱区之间的功函数差较小，使得多晶硅栅层与阱区之间的接触电势较小，多晶硅栅层与阱区之间的接触电势越小，则在P型区和N型区之间的阱区形成反型层的作用越小，由此在通过栅区控制PN耐压时，N型区和P型区之间的漏电流现较小，二极管结构的反向耐压较稳定，从而提高二极管结构的可靠性。在其中一个实施例中，对所述多晶硅层进行第二导电类型掺杂的掺杂剂量的数量级范围为1013cm-2-1014cm-2。在其中一个实施例中，对所述半导体衬底进行的掺杂剂量的数量级为1012cm-2，对所述栅区的一侧的阱区进行N型掺杂和对所述栅区的另一侧的阱区进行P型掺杂的掺杂剂量的数量级为1015cm-2。附图说明图1为本申请一实施例中二极管结构的结构示意图；图2为本申请一实施例中二极管结构能带示意图；图3为本申请一实施例中二极管结构制备方法步骤流程图；图4a至图4e为本申请一实施例中二极管结构制备方法各步骤对应的结构状态图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。如图1所示，二极管结构包括半导体衬底100以及形成于半导体衬底内的阱区131，该阱区131具有第一导电类型，在阱区131上形成有栅区，栅区形成于阱区131的中间区域上，栅区包括形成于阱区131上的栅氧层200和形成于栅氧层200上的多晶硅栅层300，该多晶硅栅层300具有第二导电类型掺杂，即该多晶硅栅层300具有第二导电类型，在栅区两侧的阱区131内形成有P型区132和N型区133，P型区132和N型区133形成PN结。在P型区132和N型区133之间的阱区上形成栅区，通过栅区可调节PN结的耐压。由于阱区131具有第一导电类型，多晶硅栅层300具有第二导电类型，阱区131的费米能级位于半导体衬底禁带中心的一侧，多晶硅栅层300的费米能级位于半导体衬底禁带中心的另一侧，多晶硅栅层300与阱区131之间的功函数差为两者费米能级的能带间距。由于多晶硅栅层与本文档来自技高网...

【技术保护点】
1.一种二极管结构，其特征在于，包括：/n半导体衬底；/n阱区，具有第一导电类型，形成于所述半导体衬底内；/n栅区，包括形成于部分所述阱区上的栅氧层和形成于栅氧层上的多晶硅栅层，所述多晶硅栅层具有第二导电类型，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离小于或等于0.3eV；及/nN型区和P型区，分别形成于所述栅区两侧的阱区内。/n

【技术特征摘要】
1.一种二极管结构，其特征在于，包括：
半导体衬底；
阱区，具有第一导电类型，形成于所述半导体衬底内；
栅区，包括形成于部分所述阱区上的栅氧层和形成于栅氧层上的多晶硅栅层，所述多晶硅栅层具有第二导电类型，所述多晶硅栅层的费米能级与所述半导体衬底的禁带中心的能带距离小于或等于0.3eV；及
N型区和P型区，分别形成于所述栅区两侧的阱区内。


2.如权利要求1所述的二极管结构，其特征在于，所述半导体衬底包括底层衬底、顶层衬底和形成于所述底层衬底和顶层衬底之间的隔离层，所述阱区形成于所述顶层衬底内。


3.如权利要求1所述的二极管结构，其特征在于，所述多晶硅栅层上形成有第一金属硅化物，所述P型区上形成有第二金属硅化物，所述N型区上形成有第三金属硅化物，所述第一金属硅化物上形成有栅极，所述第二金属硅化物上形成有所述二极管结构的阳极，所述第三金属硅化物上形成有所述二极管结构的阴极。


4.如权利要求1所述的二极管结构，其特征在于，所述多晶硅栅层的掺杂剂量的数量级范围为1013cm-2-1014cm-2。


5.如权利要求1所述的二极管结构，其特征在于，所述阱区的掺杂剂量的数量级为1012cm-2，所述N型区和所述P型区的掺杂剂量的数量级为1015cm-2...

【专利技术属性】
技术研发人员：陈晓亮，陈天，钱忠健，金兴成，于绍欣，
申请(专利权)人：无锡华润微电子有限公司，
类型：发明
国别省市：江苏;32