【技术实现步骤摘要】
【国外来华专利技术】光学掩模验证
技术介绍
本专利技术一般涉及半导体掩模制造，尤其涉及半导体掩模的光学验证。半导体光掩模被设计用来限定过渡和互连层的电路图案。光掩模设计还包含在过渡和互连层的电路图案之间和周围的空白空间。光掩模上可用的空白空间越大，由第三方将附加电路元件添加到设计中的可能性越大。
技术实现思路
本专利技术的实施例可以包括一种用于确保半导体设计完整性的方法。该方法可包括分析半导体电路的光掩模设计。光掩模可以包括半导体电路的操作所必需的电气设计和没有电气设计的空白空间。该方法可以包括将光学设计插入到用于半导体电路的光掩模设计的空白空间中。该光学设计可以具有用于验证半导体电路设计的已知光学图案。在本专利技术的实施例中，该光学设计可以与该电气设计物理隔离。在本专利技术的另一实施例中，该光学设计可以包括一个或多个光掩模层并且覆盖该电气设计。在本专利技术的另一个实施例中，该光学设计可以包括盖形(covershapes)。本专利技术的另一实施例可包括分析多个半导体电路的一个或多个光掩模设计。光掩模设计可以具有该多个半导体电路中的每一个的...
【技术保护点】
1.一种用于确保半导体设计完整性的方法，所述方法包括：/n分析半导体电路的一个或多个光掩模设计，其中所述光掩模设计具有所述半导体电路的操作所必需的电气设计，以及空白空间，其中所述空白空间没有电气设计；以及/n将光学设计插入到所述半导体电路的一个或多个光掩模设计的空白空间中，其中所述光学设计具有用于验证所述半导体电路设计的一个或多个已知光学图案，并且其中所述光学设计与所述电气设计物理隔离。/n
【技术特征摘要】
【国外来华专利技术】20171130 US 15/827,5611.一种用于确保半导体设计完整性的方法，所述方法包括：
分析半导体电路的一个或多个光掩模设计，其中所述光掩模设计具有所述半导体电路的操作所必需的电气设计，以及空白空间，其中所述空白空间没有电气设计；以及
将光学设计插入到所述半导体电路的一个或多个光掩模设计的空白空间中，其中所述光学设计具有用于验证所述半导体电路设计的一个或多个已知光学图案，并且其中所述光学设计与所述电气设计物理隔离。
2.根据权利要求1所述的方法，还包括：
根据所述光掩模设计构建所述半导体电路；
分析所述半导体电路以获得所述光学设计的一个或多个已知光学图案；以及
当所述光学设计的一个或多个已知光学图案匹配时，验证所述半导体电路。
3.根据权利要求2所述的方法，还包括：
当所述光学设计的一个或多个已知光学图案不匹配时，丢弃所述半导体电路。
4.根据权利要求1所述的方法，其中，所述一个或多个已知光学图案可以包括摩尔图案。
5.根据权利要求1所述的方法，其中，所述光学设计包括一个或多个光掩模层。
6.一种用于确保半导体设计完整性的方法，所述方法包括：
分析半导体电路的一个或多个光掩模设计，其中所述光掩模设计具有所述半导体电路的操作所必需的电气设计，以及空白空间，其中所述空白空间没有电气设计；以及
将光学设计插入到所述半导体电路的一个或多个光掩模设计的空白空间中，其中所述光学设计具有用于验证所述半导体电路设计的一个或多个已知光学图案，并且其中所述光学设计包括一个或多个光掩模层并且可以覆盖所述电气设计。
7.根据权利要求6所述的方法，还包括：
根据所述光掩模设计构建所述半导体电路；
分析所述半导体电路以获得所述光学设计的一个或多个已知光学图案；以及
当所述光学设计的一个或多个已知光学图案匹配时，验证所述半导体电路。
8.根据权利要求7所述的方法，还包括：
当所述光学设计的一个或多个已知光学图案不匹配时，丢弃所述半导体电路。
9.根据权利要求6所述的方法，其中所述光学设计与所述电气设计物理隔离。
10.如权利要求6所述的方法，其中所述一个或多个已知光学图案可以包括摩尔图案。
11.一种用于确保半导体设计完整性的方法，所述方法包括：
分析半导体电路的一个或多个光掩模设计，其中所述光掩模设计具有所述半导体电路的操作所必需的电气设计，以及空白空间，其中所述空白空间没有电气设计；以及
将光学设计插入到所述半导...
【专利技术属性】
技术研发人员：S·P·费蒂罗尔夫，M·古罗恩，D·科利斯，D·N·邓恩，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。