半导体器件及其制作方法技术

本申请实施例提供一种半导体器件及其制作方法，该半导体器件包括衬底、形成于衬底上的外延层以及依次形成于外延层远离衬底一侧的多层栅介质层。其中，各层栅介质层上开设有贯穿其中的栅凹槽，且各栅介质层上的栅凹槽的侧壁呈斜坡状。如此，通过多层栅介质层上的侧壁呈斜坡状的栅凹槽，可减缓电场在栅凹槽处的变化幅度，避免电场在栅凹槽处出现突变，从而改善电场尖峰效应，提高器件可靠性。

Semiconductor device and its fabrication method

【技术实现步骤摘要】
半导体器件及其制作方法
本申请涉及半导体
，具体而言，涉及一种半导体器件及其制作方法。
技术介绍
GaNHEMT器件工作时电场在器件中分布不均，器件栅极边缘电场明显高于其它区域电场，在器件正常工作条件下可高达107V/cm。目前虽已有GaN基HEMT功率器件产品出售，但GaN基HEMT器件的稳定性和可靠性问题层出不穷，阻碍了全面而广泛的商业应用，因此，提高器件稳定性与可靠性迫在眉睫。目前，研究发现，受材料生长质量、制备加工技术和器件结构等诸多因素的限制，GaN基HEMT的整体性能，尤其是电学可靠性，受栅极漏电流和材料表面(或界面)缺陷的制约。在射频信号的驱动下，器件栅极一旦正偏，就会导致栅极电流呈指数增加，造成肖特基接触的退化。当器件在射频信号下连续工作时，较高的栅极漏电会影响器件长期工作的可靠性，降低器件的击穿电压和功率附加效益，增加噪声系数。虽然目前国内外产业界对电学退化现象进行了大量研究，并提出了诸多退化机制，但器件的电学特性退化现象有多重表现形式，迄今为止，尚无一种完整理论可同时解释所有的退化现象。同时，在器件的电学特性退化原因统计中，栅电极退化因素占比最大，体现为栅极漏电增加，栅槽边缘衬底退化，栅金属向衬底扩散等，其原因主要在于栅边缘电场峰值很高，造成对栅边缘结构的损伤，进而产生漏电等现象。可见，栅电极工艺已成为制作高性能的GaN基HEMT的最复杂、最核心的工艺，其工艺质量直接影响器件的功率、增益、效率、稳定性及可靠性等多方面性能。因此，如何对栅结构进行设计，从而提高器件可靠性的问题亟待解决。
技术实现思路
本申请的目的包括，例如，提供了一种半导体器件及其制作方法，其能够改善电场尖峰效应，提高器件可靠性。本申请的实施例可以这样实现：第一方面，实施例提供一种半导体器件，包括：衬底；形成于所述衬底上的外延层；依次形成于所述外延层远离所述衬底一侧的多层栅介质层；其中，各所述栅介质层上开设有贯穿其中的栅凹槽，且各所述栅介质层上的栅凹槽的侧壁呈斜坡状，各所述栅凹槽的远离所述外延层的开口的宽度大于靠近所述外延层的开口的宽度。在可选的实施方式中，所述多层栅介质层中，包含至少两层具有不同致密度介质材料的栅介质层，且包含至少两层栅介质层的栅凹槽侧壁的倾斜角度不相同。在可选的实施方式中，所述多层栅介质层中，由靠近所述外延层向远离所述外延层的方向上，各层所述栅介质层的介质材料致密度逐渐减小，且各层所述栅介质层的栅凹槽侧壁的倾斜角度逐渐减小。在可选的实施方式中，所述多层栅介质层中，与所述外延层接触的下层栅介质层的栅凹槽侧壁的倾斜角度为70度-80度，除所述下层栅介质层之外的其他栅介质层的倾斜角度为30度-70度。在可选的实施方式中，所述多层栅介质层中，与所述外延层接触的下层栅介质层的厚度，小于除所述下层栅介质层之外的其他栅介质层的厚度。在可选的实施方式中，所述多层栅介质层中，由靠近所述外延层向远离所述外延层的方向上，各层所述栅介质层的厚度逐渐增大。在可选的实施方式中，所述多层栅介质层的栅凹槽共同组成器件凹槽，所述半导体器件还包括：填充于所述多层栅介质层的器件凹槽的栅电极；贯穿所述多层栅介质层且与所述外延层接触的源电极和漏电极，所述源电极和所述漏电极分别位于所述栅电极的两侧。第二方面，实施例提供一种半导体器件制作方法，所述方法包括：提供一衬底；在所述衬底的一侧制作形成外延层；在所述外延层远离所述衬底的一侧，依次制作形成多层栅介质层；在各所述栅介质层上制备贯穿其中的栅凹槽，其中，各所述栅介质层上的栅凹槽的侧壁呈斜坡状，各所述栅凹槽的远离所述外延层的开口的宽度大于靠近所述外延层的开口的宽度。在可选的实施方式中，所述多层栅介质层中，包含至少两层具有不同致密度介质材料的栅介质层，所述在各所述栅介质层上制备贯穿其中的栅凹槽的步骤，包括：在所述多层栅介质层中的远离所述外延层的上层栅介质层上涂覆光刻胶层；通过曝光显影工艺在所述光刻胶层上形成贯穿其中的通孔，以暴露出部分所述上层栅介质层；基于所述上层栅介质层暴露出的区域进行刻蚀，以制备贯穿所述多层栅介质层的栅凹槽，其中，至少两层栅介质层的栅凹槽侧壁的倾斜角度不相同；去除曝光显影后剩余的光刻胶层。在可选的实施方式中，所述多层栅介质层中，由靠近所述外延层向远离所述外延层的方向上，各层所述栅介质层的介质材料致密度逐渐减小，形成的各层所述栅介质层的栅凹槽侧壁的倾斜角度逐渐减小。本申请实施例的有益效果包括，例如：本申请实施例提供一种半导体器件及其制作方法，该半导体器件包括衬底、形成于衬底上的外延层以及依次形成于外延层远离衬底一侧的多层栅介质层。其中，各层栅介质层上开设有贯穿其中的栅凹槽，且各栅介质层上的栅凹槽的侧壁呈斜坡状。如此，通过多层栅介质层上的侧壁呈斜坡状的栅凹槽，可减缓电场在栅凹槽处的变化幅度，避免电场在栅凹槽处出现突变，从而改善电场尖峰效应，提高器件可靠性。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本申请实施例提供的半导体器件的结构示意图；图2为本申请实施例提供的半导体器件的另一结构示意图；图3为本申请实施例提供的半导体器件的制作方法的流程图；图4至图7为本申请实施例提供的半导体器件的制作方法中各步骤所形成的器件结构示意图；图8为现有技术中常规结构的半导体器件的栅凹槽边缘结构形貌图；图9为本申请实施例提供的半导体器件的栅凹槽边缘结构形貌图。图标：10-衬底；20-外延层；30-栅介质层；31-栅凹槽；40-光刻胶层。具体实施方式目前，针对GaNHEMT器件中存在的栅边缘电场尖峰效应等问题，提供了一种采用栅场板(FieldPlate，FP)优化结构以改善栅边缘电场尖峰效应的方案。目前所采用的单层或多层栅场板的优化结构可在一定程度上削弱栅边缘的电场尖峰效应，但是还是存在很多问题。例如，单层FP结构削弱电场能力有限，栅边缘位置仍然是容易产生漏电通道的位置。多层FP结构可降低绝大部分的电场峰值，但是同时将增大寄生电容，限制了器件的频率特征，导致器件的射频性能退化。基于上述研究发现，本申请提供一种半导体器件，通过在外延层上沉积形成多层栅介质层，并在各层栅介质层上开设上栅凹槽，且各层栅凹槽的侧壁呈斜坡状。如此，基于侧壁呈斜坡状的栅凹槽，可减缓电场在栅凹槽处的变化幅度，避免电场在栅凹槽处出现突变，从而改善电场尖峰效应，提高器件可靠性。为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底；/n形成于所述衬底上的外延层；/n依次形成于所述外延层远离所述衬底一侧的多层栅介质层；/n其中，各所述栅介质层上开设有贯穿其中的栅凹槽，且各所述栅介质层上的栅凹槽的侧壁呈斜坡状，各所述栅凹槽的远离所述外延层的开口的宽度大于靠近所述外延层的开口的宽度。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底；
形成于所述衬底上的外延层；
依次形成于所述外延层远离所述衬底一侧的多层栅介质层；
其中，各所述栅介质层上开设有贯穿其中的栅凹槽，且各所述栅介质层上的栅凹槽的侧壁呈斜坡状，各所述栅凹槽的远离所述外延层的开口的宽度大于靠近所述外延层的开口的宽度。


2.根据权利要求1所述的半导体器件，其特征在于，所述多层栅介质层中，包含至少两层具有不同致密度介质材料的栅介质层，且包含至少两层栅介质层的栅凹槽侧壁的倾斜角度不相同。


3.根据权利要求2所述的半导体器件，其特征在于，所述多层栅介质层中，由靠近所述外延层向远离所述外延层的方向上，各层所述栅介质层的介质材料致密度逐渐减小，且各层所述栅介质层的栅凹槽侧壁的倾斜角度逐渐减小。


4.根据权利要求2所述的半导体器件，其特征在于，所述多层栅介质层中，与所述外延层接触的下层栅介质层的栅凹槽侧壁的倾斜角度为70度-80度，除所述下层栅介质层之外的其他栅介质层的倾斜角度为30度-70度。


5.根据权利要求1所述的半导体器件，其特征在于，所述多层栅介质层中，与所述外延层接触的下层栅介质层的厚度，小于除所述下层栅介质层之外的其他栅介质层的厚度。


6.根据权利要求5所述的半导体器件，其特征在于，所述多层栅介质层中，由靠近所述外延层向远离所述外延层的方向上，各层所述栅介质层的厚度逐渐增大。


7.根据权利要求1所述的半导体器件，其特征在于，所...

【专利技术属性】
技术研发人员：孙希国，李敏，邹鹏辉，刘胜厚，张辉，蔡仙清，卢益锋，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：福建;35