GaN基功率晶体管结构及其制备方法技术

本发明专利技术公开了一种GaN基功率晶体管结构及其制备方法，该GaN基功率晶体管结构包括：源极结构、叠层结构、漏极结构和栅极结构，源极结构设置在叠层结构的第一端，漏极结构相对源极结构设置在叠层结构的第二端；栅极结构设置在叠层结构上，栅极结构设置在第一端和第二端之间；其中，叠层结构包括：自下而上依次叠层的下势垒层、沟道层、上势垒层和钝化层。该GaN基功率晶体管结构将器件的反向导通压降稳定于约0V，使得器件在正向导通特性不受影响的情况下具有续流能力，推动了GaN基功率晶体管在高频功率电子系统中的应用。

Structure and fabrication of GaN based power transistors

【技术实现步骤摘要】
GaN基功率晶体管结构及其制备方法
本专利技术涉及半导体器件
，具体涉及一种GaN基功率晶体管结构及其制备方法。
技术介绍
高电子迁移率晶体管(HighElectronMobilityTransistor，简称HEMT)是一种具有异质结结构的场效应晶体管。其中，GaN基HEMT具备高开关速度、低寄生、高输出功率等优异性能，在高频功率电子系统中具有很大的应用潜力。然而由于缺乏体二极管，GaN基HEMT不具备续流能力，在器件处于关态时具有较大的反向导通压降，且该压降受到栅源电压的调控，影响了功率变换器的同步整流，并产生额外的功率损耗，降低了系统效率。
技术实现思路
(一)要解决的技术问题为解决现有技术中GaN基HEMT不具备续流能力，在器件处于关态时具有较大的反向导通压降使得其影响器件系统效率的技术问题，本专利技术公开了一种GaN基功率晶体管结构及其制备方法。(二)技术方案本专利技术的一个方面公开了一种GaN基功率晶体管结构，包括：源极结构、叠层结构、漏极结构和栅极结构，源极结构设置在叠层结构的第一端，漏极结构相对源极结构设置在叠层结构的第二端；栅极结构设置在叠层结构上，且位于所述第一端和第二端之间；其中，叠层结构包括：自下而上依次叠层的下势垒层、沟道层、上势垒层和钝化层。根据本专利技术的实施例，GaN基功率晶体管结构还包括：基底结构，设置于叠层结构下方；基底结构包括：缓冲层和衬底层，缓冲层设置于下势垒层下方；衬底层设置于缓冲层下方。根据本专利技术的实施例，GaN基功率晶体管结构还包括：2DEG层和2DHG层，2DEG层形成于沟道层内，且形成于沟道层与上势垒层的交界面下方；以及2DHG层形成于沟道层内，且形成于下势垒层与沟道层的交界面上方。根据本专利技术的实施例，源极结构包括：源极孔、下源极和上源极，源极孔开设于叠层结构的第一端，且自上而下依次穿透钝化层、上势垒层、沟道层，并部分穿设于下势垒层；下源极设置于源极孔的下端，且对应下势垒层的上部分和沟道层的下部分设置；以及上源极设置于源极孔的上端，且对应沟道层的上部分、上势垒层和钝化层设置。根据本专利技术的实施例，上源极与2DEG层之间形成欧姆接触；以及下源极与2DHG层之间形成肖特基接触。根据本专利技术的实施例，漏极结构包括：漏极孔、下漏极和上漏极，漏极孔开设于叠层结构的第二端，且自上而下依次穿透钝化层、上势垒层、沟道层，并部分穿设于下势垒层；下漏极设置于漏极孔的下端，且对应下势垒层的上部分和沟道层的下部分设置；以及上漏极设置于漏极孔的上端，且对应沟道层的上部分、上势垒层和钝化层设置。根据本专利技术的实施例，上漏极与2DEG层之间形成欧姆接触或肖特基接触；以及下漏极与2DHG层之间形成欧姆接触。根据本专利技术的实施例，栅极结构包括：栅极孔和栅极，栅极孔开设于叠层结构的钝化层上，且靠近源极结构设置，以及栅极孔穿透钝化层，并部分穿设于上势垒层；以及栅极设置于栅极孔，且对应钝化层和上势垒层的上部分设置。根据本专利技术的实施例，源极结构、漏极结构或栅极结构的材料包括：Ti，Al，Ni，W，Pt，Pd，Au或Ag中的一种或多种的组合。根据本专利技术的实施例，缓冲层的材料包括GaN；下势垒层或上势垒层的材料包括：AlN、AlGaN、AlInN、InGaN或AlInGaN中的一种或多种的组合；沟道层的材料包括：InGaN，其中，Ga组分介于0～100％之间；钝化层的材料包括：氮化硅、二氧化硅、氮化铝或GaN的一种或多种的组合。根据本专利技术的实施例，上势垒层或下势垒层的厚度包括：1nm-50nm，以及沟道层的厚度为10-500nm。本专利技术的另一个方面公开了一种用于上述的GaN基功率晶体管结构的制备方法，包括：形成叠层结构；在叠层结构上形成源极结构和漏极结构；以及在叠层结构上的源极结构与漏极结构之间形成栅极结构。根据本专利技术的实施例，在叠层结构上形成源极结构和漏极结构，包括：在叠层结构的第一端形成源极结构，在叠层结构的第二端形成漏极结构；或者在叠层结构的第二端形成漏极结构，在叠层结构的第一端形成源极结构。(三)有益效果本专利技术公开了一种GaN基功率晶体管结构及其制备方法，该GaN基功率晶体管结构包括：源极结构、叠层结构、漏极结构和栅极结构，源极结构设置在叠层结构的第一端，漏极结构相对源极结构设置在叠层结构的第二端；栅极结构设置在叠层结构上，栅极结构设置在第一端和第二端之间；其中，叠层结构包括：自下而上依次叠层的下势垒层、沟道层、上势垒层和钝化层。通过上势垒层和下势垒层与其之间的沟道层形成具有双异质结结构，形成2DEG层和2DHG层的双沟道GaN基HEMT器件结构，使得2DEG层作为该器件中场效应晶体管(Metal-Oxide-SemiconductorFieldEffectTransistor，简称MOSFET)结构的正向导通通道，以及2DHG层作为该器件中肖特基二极管(SchottkyBarrierDiode，简称SBD)结构的源极到漏极的反向导通通道，将器件的反向导通压降稳定于约0V，使得器件在正向导通特性不受影响的情况下具有续流能力，推动了GaN基功率晶体管在高频功率电子系统中的应用。附图说明图1是根据本专利技术实施例的GaN基功率晶体管结构的组成示意图；图2是根据本专利技术实施例的GaN基功率晶体管结构的等效电路图电路示意图；图3是根据本专利技术实施例的GaN基功率晶体管结构的对应能带原理示意图；图4是根据本专利技术实施例的GaN基功率晶体管结构的制备方法的流程示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。为解决现有技术中GaN基HEMT不具备续流能力，在器件处于关态时具有较大的反向导通压降使得其影响器件系统效率的技术问题，本专利技术公开了一种GaN基功率晶体管结构及其制备方法。本专利技术的一个方面公开了一种GaN基功率晶体管结构，如图1所示，包括：源极结构310、叠层结构100、漏极结构320和栅极结构330，源极结构310设置在叠层结构100的第一端，用于为GaN基功率晶体管结构提供源极，同时可以提供引出源极的位置，因此，其上端可以部分凸出于叠层结构100之外。漏极结构320相对源极结构310设置在叠层结构100的第二端；用于为GaN基功率晶体管结构提供漏极，同时可以提供引出漏极的位置，因此，其上端可以部分凸出于叠层结构100之外。栅极结构330设置在叠层结构100上，且设置在第一端和第二端之间；用于为GaN基功率晶体管结构提供栅极，同时可以提供引出栅极的位置，因此，其上端可以部分凸出于叠层结构100之外。在本专利技术的实施例中，如图1所示，关于GaN基功率晶体管结构的第一端和第二端，其实是以该GaN基功率晶体管结构作为一个独立结构的角度进行描述的，以便于本领域技术人员能够对其结构进行准确的理解。实际情况下，是一份晶圆基底上同时可以形成若干本文档来自技高网...

【技术保护点】
1.一种GaN基功率晶体管结构，其特征在于，包括：/n叠层结构，/n源极结构，设置在所述叠层结构的第一端，/n漏极结构，相对所述源极结构设置在所述叠层结构的第二端；/n栅极结构，设置在所述叠层结构上，且位于所述第一端与所述第二端之间；/n其中，所述叠层结构包括：自下而上依次叠层的下势垒层、沟道层、上势垒层和钝化层。/n

【技术特征摘要】
1.一种GaN基功率晶体管结构，其特征在于，包括：
叠层结构，
源极结构，设置在所述叠层结构的第一端，
漏极结构，相对所述源极结构设置在所述叠层结构的第二端；
栅极结构，设置在所述叠层结构上，且位于所述第一端与所述第二端之间；
其中，所述叠层结构包括：自下而上依次叠层的下势垒层、沟道层、上势垒层和钝化层。


2.根据权利要求1所述的GaN基功率晶体管结构，其特征在于，还包括：基底结构，设置于所述叠层结构下方，所述基底结构包括：
缓冲层，设置于所述下势垒层下方；以及
衬底层，设置于所述缓冲层下方。


3.根据权利要求1所述的GaN基功率晶体管结构，其特征在于，该GaN基功率晶体管结构还包括：
2DEG层，形成于所述沟道层内，且形成于所述沟道层与所述上势垒层的交界面下方；以及
2DHG层，形成于所述沟道层内，且形成于所述下势垒层与所述沟道层的交界面上方。


4.根据权利要求3所述的GaN基功率晶体管结构，其特征在于，所述源极结构包括：
源极孔，开设于所述叠层结构的第一端，自上而下依次穿透所述钝化层、上势垒层、沟道层，并部分穿设于所述下势垒层；
下源极，设置于所述源极孔的下端，对应所述下势垒层的上部分和所述沟道层的下部分设置；以及
上源极，设置于所述源极孔的上端，对应所述沟道层的上部分、上势垒层和钝化层设置；
所述上源极与所述2DEG层之间形成欧姆接触；以及
所述下源极与所述2DHG层之间形成肖特基接触。


5.根据权利要求3所述的GaN基功率晶体管结构，其特征在于，所述漏极结构包括：
漏极孔，开设于所述叠层结构的第二端，自上而下依次穿透所述钝化层、上势垒层、沟道层，并部分穿设于所述下势垒层；
下漏极，设置于所述漏极孔的下端，对应所述下势垒层的上部分和所述沟道层的下部分设置；以及
上漏极，设置于所述漏极孔的上端，对应所述沟道层的上...

【专利技术属性】
技术研发人员：赵瑞，黄森，毕岚，王鑫华，魏珂，刘新宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11