半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底包括相邻的第一区和第二区，第二区与第一区相互分立；分别在基底第一区和第二区表面形成伪栅结构；在所述基底表面形成介质层，介质层顶部低于伪栅结构顶部，介质层覆盖伪栅结构部分侧壁；在介质层表面形成第一保护层和第二保护层，第一保护层与第二保护层材料不同，第二保护层与伪栅结构顶部材料不同；去除伪栅结构，在介质层、第一保护层和第二保护层内形成初始伪栅开口；在初始伪栅开口内和第二保护层表面形成栅结构膜，栅结构膜充满初始伪栅开口；平坦化栅结构膜，直至暴露出第一保护层，在介质层和第一保护层内形成伪栅开口和位于伪栅开口内的栅极结构。所形成的器件性能好。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，后栅极(gatelast)工艺为形成金属栅极的一个主要工艺。然而，半导体结构的性能仍较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体结构的性能。为解决上述技术问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括相邻的第一区和第二区，且所述第二区与第一区相互分立；分别在所述基底的第一区表面和第二区表面形成伪栅结构；在所述基底表面形成介质层，所述介质层顶部低于伪栅结构的顶部，且所述介质层覆盖伪栅结构的部分侧壁；在所述介质层表面形成第一保护层和位于第一保护层表面的第二保护层，所述第一保护层与第二保护层的材料不同，且所述第二保护层的材料与伪栅结构顶部的材料不同；去除所述伪栅结构，在所述介质层、第一保护层和第二保护层内形成初始伪栅开口；在所述初始伪栅开口内和第二保护层表面形成栅结构膜，所述栅结构膜充满初始伪栅开口；平坦化所述栅结构膜，直至暴露出第一保护层，在所述第一介质层和第一保护层内形成伪栅开口和位于伪栅开口内的栅极结构。可选的，所述介质层的厚度与伪栅结构的高度的差值为：200埃～400埃。可选的，所述伪栅结构包括：位于所述基底的第一区表面和第二区表面的伪栅介质层、位于所述伪栅介质层表面的伪栅极层以及位于所述伪栅极层表面的第一掩膜层；所述第一掩膜层的材料与第二保护层的材料不同；所述伪栅极层的材料包括硅；所述伪栅介质层的材料包括氧化硅。可选的，所述第一掩膜层的材料包括氮化硅；所述第二保护层的材料包括氧化硅。可选的，所述第一保护层的材料与第一掩膜层的材料相同。可选的，所述第一保护层的材料与第一掩膜层的材料不同。可选的，所述第一保护层的材料包括碳化硅。可选的，所述第一保护层还覆盖伪栅结构的表面时，去除所述伪栅结构的方法包括：以所述第二保护层为掩膜，去除第二保护层暴露出的第一保护层和第一掩膜层；去除第二保护层暴露出的第一保护层和第一掩膜层之后，去除所述伪栅极层；去除所述伪栅极层之后，去除伪栅介质层。可选的，所述第一保护层仅覆盖介质层表面时，去除所述伪栅结构的方法包括：以所述第二保护层为掩膜，去除第一掩膜层；去除所述第一掩膜层之后，去除所述伪栅极层；去除伪栅极层之后，去除伪栅介质层。可选的，所述栅结构膜包括：位于所述初始伪栅开口内表面和第二保护层表面的栅介质膜和位于栅介质膜表面的栅极膜；所述栅极膜的材料为金属；平坦化所述栅结构膜的方法包括：平坦化所述栅极膜和栅介质膜，直至暴露出第一保护层，形成所述伪栅开口、以及位于所述伪栅开口内表面的栅介质层和位于栅介质层表面的栅极层；所述栅极结构包括：栅介质层和位于栅介质层表面的栅极层。可选的，所述第一保护层的形成工艺包括：物理气相沉积工艺或者原子层沉积工艺。可选的，所述第一保护层的厚度为：100埃～300埃。相应的，本专利技术还提供一种半导体结构，包括：基底，所述基底包括相邻的第一区和第二区，且所述第二区与第一区相互分立；位于所述基底表面的介质层；位于所述介质层表面的第一保护层；分别位于第一区和第二区的介质层和第一保护层内的伪栅开口；位于所述伪栅开口内的栅极结构。可选的，所述介质层的厚度与栅极结构的高度的差值为：200埃～400埃。可选的，所述第一保护层的材料包括：氮化硅或者碳化硅。可选的，所述第一保护层的厚度为：100埃～300埃。可选的，所述栅极结构包括位于伪栅开口底部的栅介质层和位于栅介质层表面的栅极层；所述栅极层的材料为金属。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，所述第二保护层的材料与伪栅结构顶部的材料不同，则在去除伪栅结构时所述第二保护层不被去除，所述第二保护层用于保护第一保护层，使得第一保护层顶部在去除伪栅结构不被损耗，则所述第一保护层的顶部较平整。后续平坦化所述栅结构膜，直至暴露出第一保护层的顶部表面，由于所述第一保护层的顶部较平坦，使得所述第一保护层表面不易残留栅结构膜，使得相邻栅极结构之间不易发生桥接。并且，在平坦化所述栅结构膜的过程中，所述第一保护层作为平坦化的停止点，有利于精确控制栅极结构的高度。综上，所述方法形成的半导体结构不但能够防止相邻栅极结构之间发生桥接，还能够精确控制栅极结构的高度。附图说明图1至图4是一种半导体结构的形成方法各步骤的结构示意图；图5至图13是本专利技术一实施例的半导体结构的形成方法的各步骤的结构示意图。具体实施方式正如
技术介绍
所述，半导体器件的性能较差。图1至图4是一种半导体结构的形成方法各步骤的结构示意图。请参考图1，提供基底100，所述基底100表面具有若干个伪栅结构101，所述伪栅结构101顶部具有掩膜层(图中未标出)，所述伪栅结构101侧壁具有侧墙结构(图中未标出)；在所述基底100表面和伪栅结构101的部分侧壁形成第一介质层103，所述第一介质层103顶部低于伪栅结构101的顶部表面；在所述第一介质层103表面形成第二介质层104，所述第二介质层104暴露出掩膜层的顶部表面，且所述第二介质层104覆盖侧墙的侧壁。请参考图2，形成所述第二介质层104之后，去除所述掩膜层，直至暴露出伪栅结构101的顶部表面。请参考图3，去除所述掩膜层之后，去除伪栅结构101，在所述第一介质层103和第二介质层104内形成伪栅开口105。请参考图4，在所述伪栅开口105内形成栅极层107。上述方法中，所述第二介质层104的形成方法包括：在所述第一介质层103表面、以及伪栅结构101的侧壁和顶部表面形成第二介质膜；采用第一平坦化工艺去除部分第二介质膜，直至暴露出掩膜层的顶部表面，形成所述第二介质层104。所述第二介质膜的材料包括氧化硅，所述第二介质膜的形成工艺包括高密度等离子体化学气相沉积工艺，使得第二介质膜的密度较大。尽管所述第二介质膜的密度较大，但是所述第二介质膜的硬度仍不够，使得采用第一平坦化工艺所形成的第二介质层104顶部仍出现第一凹陷。形成第二介质层104之后，去除所述掩膜层，一种去除所述掩膜层的方法包括第二平坦化工艺。采用第二平坦化工艺去除所述掩膜层时，所述第二平坦化工艺还去除第一凹陷底部的第二介质层104形成第二凹陷，所述第二凹陷的深度大于第一凹陷的深度。所述栅极层107的形成方法包括：在所述伪栅开口105内以及第二介质层104的表面形成栅极材料层；采用第三平坦化工艺去除部分所述栅极材料层，直至暴露出第二介质层104，在所述伪栅开口105内形成栅极层107。由于所述第二介质层104顶部具有第二凹陷，使得第三平坦化工艺本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括相邻的第一区和第二区，且所述第二区与第一区相互分立；/n分别在所述基底的第一区表面和第二区表面形成伪栅结构；/n在所述基底表面形成介质层，所述介质层顶部表面低于所述伪栅结构的顶部表面，且所述介质层覆盖伪栅结构的部分侧壁；/n在所述介质层表面形成第一保护层和位于第一保护层表面的第二保护层，所述第一保护层与第二保护层的材料不同，且所述第二保护层的材料与伪栅结构顶部的材料不同；/n去除所述伪栅结构，在所述介质层、第一保护层和第二保护层内形成初始伪栅开口；/n在所述初始伪栅开口内和第二保护层表面形成栅结构膜，所述栅结构膜充满初始伪栅开口；/n平坦化所述栅结构膜，直至暴露出第一保护层，在所述介质层和第一保护层内形成伪栅开口和位于伪栅开口内的栅极结构。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括相邻的第一区和第二区，且所述第二区与第一区相互分立；
分别在所述基底的第一区表面和第二区表面形成伪栅结构；
在所述基底表面形成介质层，所述介质层顶部表面低于所述伪栅结构的顶部表面，且所述介质层覆盖伪栅结构的部分侧壁；
在所述介质层表面形成第一保护层和位于第一保护层表面的第二保护层，所述第一保护层与第二保护层的材料不同，且所述第二保护层的材料与伪栅结构顶部的材料不同；
去除所述伪栅结构，在所述介质层、第一保护层和第二保护层内形成初始伪栅开口；
在所述初始伪栅开口内和第二保护层表面形成栅结构膜，所述栅结构膜充满初始伪栅开口；
平坦化所述栅结构膜，直至暴露出第一保护层，在所述介质层和第一保护层内形成伪栅开口和位于伪栅开口内的栅极结构。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的厚度与伪栅结构的高度的差值为：200埃～400埃。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅结构包括：位于所述基底的第一区表面和第二区表面的伪栅介质层、位于所述伪栅介质层表面的伪栅极层以及位于所述伪栅极层顶部的第一掩膜层；所述第一掩膜层的材料与第二保护层的材料不同；所述伪栅极层的材料包括硅；所述伪栅介质层的材料包括氧化硅。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括氮化硅；所述第二保护层的材料包括氧化硅。


5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料与第一掩膜层的材料相同。


6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料与第一掩膜层的材料不同。


7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括碳化硅。


8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一保护层还覆盖伪栅结构的表面时，去除所述伪栅结构的方法包括：以所述第二保护层为掩膜，去除第二保护层暴露出的第一保护...

【专利技术属性】
技术研发人员：常荣耀，纪世良，乌李瑛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31