可重配置电路体系架构制造技术

一种重配置方法和可重配置电路体系架构包括可配置易失性存储电路和非易失性存储器电路元件；其中非易失性存储器电路元件存储用于重配置的多个位状态，该多个位状态从非易失性存储器电路元件中读取并写入到可配置的易失性存储电路中以进行重配置。非易失性存储器电路元件和可配置的易失性存储电路被设置在共同的管芯上。

Reconfigurable circuit architecture

【技术实现步骤摘要】
【国外来华专利技术】可重配置电路体系架构
本技术涉及可重配置电路体系架构。这样的体系架构包括三维配置高速缓存，用于在诸如现场可编程门阵列(FPGA)和粗粒度可重配置阵列(CGRA)之类的硬件中同时部署多个配置。此外，该技术涉及结合了相关电子材料的可重配置电路体系架构及其操作和编程方法。
技术介绍
可重配置电路体系架构或可编程片上系统基于可编程逻辑构建。由于客户对计算系统的定义、设计和部署方面的灵活性的需求，这种体系架构变得越来越普遍，并且其结构可以由最终用户在编译时或在运行时通过完全或部分重配置的方式来修改。但是，当前一代的可重配置体系架构：FPGA和CGRA遭受与存储配置所需的大面积以及配置存储器的高功耗相关的问题。
技术实现思路
本技术试图通过部分改善FPGA和CGRA的功能密度和功率分布来解决这些问题。因此，在本技术的第一方面，提供了一种可重配置的电路体系架构，其包括可配置的易失性存储电路和非易失性存储器电路元件；其中非易失性存储器电路元件存储用于重配置的多个位状态，该多个位状态从非易失性存储器电路元件中读取并写入到可配置的易失性存储电路中以进行重配置，其中非易失性存储器电路元件和可配置的易失性存储电路被设置在共同的管芯上。因此，在本技术的第二方面，提供了一种机器实现的重配置方法，该方法包括在非易失性存储器电路元件中存储用于重配置的多个位状态；从非易失性存储器电路元件读取多个位状态；以及将多个位状态写入到可配置的易失性存储电路中，其中非易失性存储器电路元件和可配置的易失性存储电路被设置在共同的管芯上。在实施例中，CeRAM(相关电子随机存取存储器)单元的堆叠用在FPGA或CGRA逻辑上方的金属层中，以存储多个配置。这样的布置提供了用于在运行时重加载活动配置位的高能效系统。当过渡金属氧化物(TMO)夹在金属层之间时形成的CeRAM装置具有两个相态：金属和绝缘体，其特征在于改变物理(或材料)和电(介电)特性的相变。这种装置从根本上不同于其它非易失性存储器技术，诸如电阻RAM(ReRAM)或自旋转移力矩RAM(STT-RAM或STT-MRAM)。与需要使用施加的临界偏置来形成丝状物(filament)或导电路径的ReRAM不同，CeRAM更为稳健，因为它需要施加的临界偏置和临界电流—因此，它不仅实现了电阻切换，而且还实现了高精确性的介电切换。由于构造和操作上的这些差异，CeRAM装置会具有比ReRAM更好的耐用性，并且需要较低的供电电压。此外，相对于STT-RAM，CeRAM装置需要的用于访问存储器单元的能量较少。附图说明在附图中通过示例的方式示意性地图示了这些技术，其中：图1A是根据实施例的包括相关电子材料的相关电子开关装置的示例实施例的框图；图1B是相关电子开关的示例符号；图2是相关电子开关的示例等效电路；图3示出了相关电子开关的电流密度与电压的示例曲线图；图4是根据实施例的可重配置电路体系架构的示意图；图5是根据实施例的可重配置电路体系架构的示意图；图6是根据实施例的具有SRAM和CeRAM单元的重配置电路的示意图；图7是根据实施例的可重配置存储器的三维电路体系架构的示意图。具体实施方式在以下详细描述中对附图进行参考，附图形成其一部分，其中相似的标号可以始终表示相似的部件以指示对应的和/或类似的部件。应该认识到的是，附图中示出的部件不一定按比例绘制，例如为了说明的简单和/或清楚。例如，一些部件的尺寸可以相对于其它部件被夸大。另外，应该理解的是，可以使用其它实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其它改变。还应当注意的是，例如，诸如上、下、顶部、底部等的方向和/或引用可以用于使得容易对附图进行讨论以及/或者不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。贯穿本说明书对一个实现、实现、一个实施例、实施例和/或类似的引用意味着结合特定实现和/或实施例描述的特定特征、结构和/或特点包括在所要求保护的主题的至少一个实现和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在指相同的实现或所描述的任何一个特定实现。此外，例如，应该理解的是，所描述的特定特征、结构和/或特点能够在一个或多个实现中以各种方式组合，并且因此在预期的权利要求范围内。当然，一般而言，这些和其它问题因上下文而异。因此，描述和/或使用的特定上下文提供了关于要作出的推论的有用指导。如本文所使用的，术语“耦合”、“连接”和/或类似的术语在一般意义上使用。应当理解的是，这些术语不旨在是同义词。相反，“连接”一般用于指示两个或更多个部件，例如，处于直接物理接触(包括电接触)；而“耦合”一般用于表示两个或更多个部件潜在地处于直接物理接触(包括电接触)；但是，“耦合”一般也用于还表示两个或更多个部件不一定直接接触，但仍然能够协作和/或交互。术语“耦合”一般也理解为表示间接连接，例如，在适当的上下文中。如本文使用的，术语“和”、“或”、“和/或”和/或类似的术语包括各种含义，这些含义也预期至少部分地取决于在其中使用这些术语的特定上下文。通常，如果将“或”用于关联列表，诸如A、B或C，那么“或”旨在表示A、B和C(在这里在包含性意义上使用)以及A、B或C(在这里在排他性意义上使用)。此外，术语“一个或多个”和/或类似的术语用于描述单数形式的任何特征、结构和/或特点，以及/或者还用于描述多个特征、结构和/或特点以及/或者特征、结构和/或特点的某种其它组合。同样，术语“基于”和/或类似的术语被理解为不一定意图传达排他性的一组因素，而是允许存在未必明确描述的额外的因素。当然，对于所有前述内容，描述和/或使用的特定上下文提供了关于要作出的推论的有用指导。应当注意的是，以下描述仅仅提供一个或多个说明性示例，并且所要求保护的主题不限于这一个或多个说明性示例；但是，再次，描述和/或使用的特定上下文提供了关于要作出的推论的有用指导。本技术的一个方面公开了一种可重配置电路体系架构，该可重配置电路体系架构包括可配置的易失性存储电路和非易失性存储器(NVM)电路元件；其中非易失性存储器电路元件存储用于重配置的多个位状态，该多个位状态从非易失性存储器电路元件读取并写入到可配置的易失性存储电路中以进行重配置，其中NVM电路元件和可配置的易失性存储电路被设置在共同的管芯上。可配置的易失性存储电路可以用FPGA逻辑、可编程逻辑阵列(PLA)或粗粒度可重配置阵列(CGRA)来实现。NVM电路元件被设置在与形成易失性存储电路的层垂直或在其上方共同定位(co-located)在管芯堆叠上的层中。在这样的布置中，NVM电路元件可以设置在形成易失性存储电路的层的上方的金属层的堆叠中，并且该堆叠可以布置成使得其与布置在该堆叠下方的存取晶体管的覆盖区(footprint)相匹配。在实施例中，NVM电路元件可以包括相关电子开关元件的阵列。这些可以是具有多个状态的多个本文档来自技高网...

【技术保护点】
1.一种可重配置电路体系架构，包括可配置的易失性存储电路和非易失性存储器NVM电路元件；其中非易失性存储器电路元件存储用于重配置的多个位状态，所述多个位状态从非易失性存储器电路元件中读取并写入到可配置的易失性存储电路中以进行重配置，其中NVM电路元件和可配置的易失性存储电路被设置在共同的管芯上。/n

【技术特征摘要】
【国外来华专利技术】20171006 GB 1716400.51.一种可重配置电路体系架构，包括可配置的易失性存储电路和非易失性存储器NVM电路元件；其中非易失性存储器电路元件存储用于重配置的多个位状态，所述多个位状态从非易失性存储器电路元件中读取并写入到可配置的易失性存储电路中以进行重配置，其中NVM电路元件和可配置的易失性存储电路被设置在共同的管芯上。


2.如权利要求1所述的可重配置电路体系架构，其中可配置的易失性存储电路用FPGA逻辑、可编程逻辑阵列PLA或粗粒度可重配置阵列CGRA来实现。


3.如权利要求1或2所述的可重配置电路体系架构，其中NVM电路元件被设置在与形成易失性存储电路的层垂直共同定位在管芯堆叠上的层中。


4.如权利要求3所述的可重配置电路体系架构，其中NVM电路元件被设置在形成易失性存储电路的层上方的金属层的堆叠中。


5.如权利要求4所述的可重配置电路体系架构，其中所述堆叠被布置为使得其与布置在所述堆叠下方的存取晶体管的覆盖区匹配。


6.如前述权利要求中的任一项所述的可重配置电路体系架构，其中NVM电路元件包括相关电子开关元件的阵列。


7.如前述权利要求中的任一项所述的可重配置电路体系架构，其中所述电路包括具有多个状态的多个NVM电路元件...

【专利技术属性】
技术研发人员：M·爱欧勒，E·奥泽，X·伊图尔贝，S·达斯，
申请(专利权)人：阿姆有限公司，
类型：发明
国别省市：英国;GB