减少存储器设备的冷读取中的读取干扰的注入类型制造技术

本申请公开一种用于在选定NAND串的读取操作期间优化未选定NAND串中的沟道升压电平的存储器设备和相关技术。跟踪电路跟踪一个块的未选定字线的浮动电压的指示符。例如，这可以包括跟踪自上一次感测操作以来的时间，以及确定是否在没有后续感测操作的情况下发生了通电事件。响应于读取命令，指示符用于设置读取操作中的参数，这可以减少干扰。这可以包括在未选定字线的电压的增加期间设置选择栅极电压脉冲的持续时间和/或幅值。控制栅极电压脉冲的持续时间和/或幅值也可以基于温度来设置。

Type of injection to reduce read interference in cold reads of memory devices

【技术实现步骤摘要】
【国外来华专利技术】减少存储器设备的冷读取中的读取干扰的注入类型
本技术涉及存储器设备的操作。
技术介绍
半导体存储器设备已经变得越来越流行用于各种电子设备中。例如，非易失性半导体存储器被用于蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中。诸如浮栅或电荷俘获材料的电荷存储材料可以用在这种存储器设备中以存储表示数据状态的电荷。可以将电荷俘获材料竖直地布置成三维(3D)堆叠存储器结构或水平地布置成二维(2D)存储器结构。3D存储器结构的一个示例是位成本可伸缩(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。存储器设备包括可以以例如NAND串的形式串联布置的存储器单元，其中在NAND串的端部处提供选择栅极晶体管，以选择性地将NAND串的沟道连接至源极线或位线。然而，在操作这样的存储器设备时存在各种挑战。附图说明图1A是包括布置在不同平面中的存储器单元的示例存储器设备的框图。图1B描绘了图1A的温度感测电路115的示例。图2是描绘图1的感测块51的一个实施例的框图。图3描绘了图1的感测块51的另一示例框图。图4描绘了用于向存储器单元的块提供电压的示例电路。图5是在图1的存储器结构126的示例3D配置中包括一组块的存储器设备500的透视图。图6A描绘了图5的其中一个块的一部分的示例截面图。图6B描绘了图6A的存储器孔的宽度沿其高度的示例变化。图6C描绘了图6A的堆叠的区域622的特写视图。图7描绘了与图6A和图6C一致的3D配置中的子块中的NAND串的示例视图。图8A描绘了与图7一致的堆叠中的控制栅极层。图8B描绘了图7的子块SB0-SB3的附加细节。图9描绘了在示例编程操作中的一系列编程循环中使用的电压信号。图10描绘了在编程操作之后的多组存储器单元的示例Vth分布。图11A描绘了图7的NAND串700n的曲线图，其示出电子在读取操作期间的运动，该运动导致干扰。图11B描绘了示出图11A中的存储器单元和选择栅极晶体管的控制栅极电压的表格，(1a)在控制栅极电压浮动并且存在第一次读取情况时的读取操作之前，(1b)在控制栅极电压浮动并且存在第二次读取情况时的读取操作之前，(2)在控制栅极电压为0V时的读取操作开始时，以及(3)在控制栅极电压增加到用于感测的电平之后。图11C描绘了示出针对没有SGD控制栅极电压脉冲的第一次读取情况的图11A的沟道660中的电压的表格，其与图11B的行1a、2和3一致。图11D描绘了示出针对没有SGD控制栅极电压脉冲的第二次读取情况的图11A的沟道660中的电压的表格，其与图11B的行1b、2和3一致。图11E描绘了示出针对具有SGD控制栅极电压脉冲的第一次读取情况的图11A的沟道660中的电压的表格，其与图11B的行1a、2和3一致。图12A描绘了编程操作中的示例波形的曲线图，其示出了字线电压的耦合向上(couplingup)。图12B描绘了对应于图12A的沟道电压(Vch)的曲线图。图12C描绘了读取操作中的示例波形的曲线图，其示出了字线电压的耦合向上。图12D描绘了对应于图12C的沟道电压(Vch)的曲线图。图13描绘了与图11E的示例一致的减少读取干扰的示例读取操作的流程图。图14A至图14F描绘了与图13一致的读取操作中的示例电压信号。图14A描绘了用于选定字线的示例电压信号。图14B描绘了用于未选定字线的示例电压信号。图14C描绘了在感测过程中用于选定SGD晶体管和用于SGS晶体管的示例电压信号。图14D描绘了用于未选定SGD选择栅极晶体管的示例电压信号。图14E描绘了用于位线的示例电压信号。图14F描绘了在感测过程中用于源极线的示例电压信号。图15A描绘了用于图14B的未选定字线的从t0至t1的电压信号的详细视图。图15B描绘了用于图14D的未选定SGD选择栅极晶体管的从t0至t1的电压信号的详细视图。图15C描绘了用于未选定SGD选择栅极晶体管的可替代电压信号。图16A描绘了针对两个不同温度的SGD控制栅极电压脉冲的持续时间相对于自上一次感测操作以来的时间的曲线图的一个示例。图16B描绘了针对两个不同温度的SGD控制栅极电压脉冲的持续时间相对于自上一次感测操作以来的时间的曲线图的另一示例。图16C描绘了针对两个不同温度的SGD控制栅极电压脉冲的幅值相对于自上一次感测操作以来的时间的曲线图的一个示例。图16D描绘了针对两个不同温度的SGD控制栅极电压脉冲的幅值相对于自上一次感测操作以来的时间的曲线图的另一示例。图17描绘了与图13的步骤1306一致的增加位线电压的延迟的示例曲线图。具体实施方式本申请描述了用于减少存储器设备中的存储器单元的干扰的装置和技术。在一些存储器设备中，诸如在块或子块中的NAND串中，存储器单元彼此接合。每个NAND串包括在以下两者之间串联连接的若干存储器单元：连接到位线的NAND串的漏极端上的一个或多个漏极端选择栅极晶体管(称为SGD晶体管)；以及连接到源极线的NAND串或连接的存储器单元的其他存储器串或组的源极端上的一个或多个源极端选择栅极晶体管(称为SGS晶体管)。此外，存储器单元可以布置有用作控制栅极的公共控制栅极线(例如，字线)。一组字线从块的源极侧延伸到块的漏极侧。可以以其他类型的串以及其他方式连接存储器单元。在3D存储器结构中，存储器单元可以被布置在堆叠中的竖直存储器串中，其中该堆叠包括交替的导电层和介电层。导电层用作连接到存储器单元的字线。每个存储器串可以具有与字线相交以形成存储器单元的立柱形状。存储器单元可以包括适合于存储用户数据的数据存储器单元，以及不适合于存储用户数据的虚拟或非数据存储器单元。虚拟字线连接到虚拟存储器单元。可以在一串存储器单元的漏极端和/或源极端处提供一个或多个虚拟存储器单元，以提供沟道电压梯度的逐渐转变。在编程操作期间，根据字线编程顺序对存储器单元进行编程。例如，编程可以从块的源极侧处的字线开始，并且进行到块的漏极侧处的字线。在一种方法中，对每条字线进行完全编程，然后对下一条字线进行编程。例如，使用一个或多个编程阶段(pass)对第一字线WL0进行编程，直到完成编程为止。接下来，使用一个或多个编程阶段对第二字线WL1进行编程，直到编程完成为止，依此类推。编程阶段可以包括一系列程序循环或程序验证迭代，例如图9所示。每个编程循环都包括编程电压，然后是一个或多个验证电压。验证电压用于验证测试中，这些验证测试确定存储器单元是否已完成对分配的数据状态的编程。当完成用于存储器单元的编程时，可以将其锁定在进一步编程之外，而在后续的编程循环中继续针对其他存储器单元进行编程。还可以根据子块编程顺序来对存储器单元进行编程，其中，在一个子块中对连接到字本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n块(BLK、BLK0-BLK3)中的多个NAND(700n-703n、710n-713n、720n-723n、730n-733)串，每个NAND串包括源极端选择栅极晶体管(701、721、741、761)、漏极端选择栅极晶体管(717、718、737、738、757、758、777、778)以及在所述源极端选择栅极晶体管与所述漏极端选择栅极晶体管之间的存储器单元(704-714、724-734、744-754、764-774)，其中所述多个NAND串包括选定NAND串和未选定NAND串(700n)；/n选定字线(WL4)，其连接到所述选定NAND串中的选定存储器单元并连接到所述未选定NAND串中的未选定存储器单元(708)；/n未选定字线(WL0-WL3、WL4-WL10)，其连接到所述选定NAND串中和所述未选定NAND串中的未选定存储器单元；/n跟踪电路(117、119)，其被配置为跟踪所述未选定字线的浮动电压的指示符；以及/n控制电路(51-53、110、116、122、124)，所述控制电路被配置为在针对所述选定存储器单元的读取操作中：/n将所述未选定字线的电压从初始电平增加到读取传输电平(Vpass)；/n在增加期间并且响应于所述指示符，为所述未选定NAND串中的所述漏极端选择栅极晶体管提供控制栅极电压脉冲(1410)；以及/n在所述控制栅极电压脉冲之后，在感测所述选定存储器单元时，以控制栅极读取电平(VrA-VrG)提供所述选定字线的电压。/n...

【技术特征摘要】
【国外来华专利技术】20180124 US 15/879,0841.一种装置，包括：
块(BLK、BLK0-BLK3)中的多个NAND(700n-703n、710n-713n、720n-723n、730n-733)串，每个NAND串包括源极端选择栅极晶体管(701、721、741、761)、漏极端选择栅极晶体管(717、718、737、738、757、758、777、778)以及在所述源极端选择栅极晶体管与所述漏极端选择栅极晶体管之间的存储器单元(704-714、724-734、744-754、764-774)，其中所述多个NAND串包括选定NAND串和未选定NAND串(700n)；
选定字线(WL4)，其连接到所述选定NAND串中的选定存储器单元并连接到所述未选定NAND串中的未选定存储器单元(708)；
未选定字线(WL0-WL3、WL4-WL10)，其连接到所述选定NAND串中和所述未选定NAND串中的未选定存储器单元；
跟踪电路(117、119)，其被配置为跟踪所述未选定字线的浮动电压的指示符；以及
控制电路(51-53、110、116、122、124)，所述控制电路被配置为在针对所述选定存储器单元的读取操作中：
将所述未选定字线的电压从初始电平增加到读取传输电平(Vpass)；
在增加期间并且响应于所述指示符，为所述未选定NAND串中的所述漏极端选择栅极晶体管提供控制栅极电压脉冲(1410)；以及
在所述控制栅极电压脉冲之后，在感测所述选定存储器单元时，以控制栅极读取电平(VrA-VrG)提供所述选定字线的电压。


2.根据权利要求1所述的装置，其中：
所述指示符指示自所述块中的最后一次感测操作以来的时间是否超过阈值。


3.根据权利要求1或2所述的装置，其中：
所述指示符指示所述读取是否是在所述块的通电事件之后对所述块的第一次读取。


4.根据权利要求1至3中任一项所述的装置，其中：
所述指示符包括自所述块中的最后一次感测操作以来的时间；并且
所述控制电路被配置为向所述控制栅极电压脉冲提供持续时间(1511、1512)，所述持续时间是所述时间的递增函数。


5.根据权利要求1至4中任一项所述的装置，其中：
所述指示符包括自所述块中的最后一次感测操作以来的时间；并且
所述控制电路被配置为向所述控制栅极电压脉冲提供幅值，所述幅值是所述时间的递增函数。


6.根据权利要求1至5中任一项所述的装置，其中：
所述指示符指示温度；并且
所述控制电路被配置为向所述控制栅极电压脉冲提供持续时间，所述持续时间是所述温度的递减函数。


7.根据权利要求6所述的装置，其中：
当所述温度低于-15至-30摄氏度时，所述持续时间被减小。


8.根据权利要求1至7中任一项所述的装置，其中：
所述选定NAND串连接到位线(BL0-BL3)；
所述控制电路被配置为在...

【专利技术属性】
技术研发人员：HY·陈，Y·董，
申请(专利权)人：闪迪技术有限公司，
类型：发明
国别省市：美国;US