确定耐久性降低的存储器控制器、存储器系统和操作方法技术方案

提供了一种确定耐久性降低的存储器控制器、包括该存储器控制器的存储器系统、以及操作该存储器控制器的方法。存储器控制器包括：纠错码(ECC)电路，被配置为从存储器器件读取的数据中检测错误；耐久性确定电路，被配置为检查指示对存储器器件的写入操作的次数的第一计数值和基于从存储器器件读取的数据指示以下中的至少一个的第二计数值：存储器器件的第一存储器单元的数量，每个第一存储器单元具有错误，以及处于特定逻辑状态的存储器器件的第二存储器单元的数量，并且被配置为基于检查结果执行用于确定存储器器件的耐久性是否已经降低的第一确定操作。

Identify memory controllers, memory systems, and methods of operation for reduced durability

【技术实现步骤摘要】
确定耐久性降低的存储器控制器、存储器系统和操作方法交叉引用本申请要求于2018年11月15日在韩国知识产权局提交的韩国专利申请No.10-2018-0141130的权益，其公开内容通过引用整体并入本文。
本专利技术构思涉及一种存储器控制器，更具体地，涉及一种能够确定耐久性降低的存储器控制器、包括该存储器控制器的存储器系统、以及操作该存储器控制器的方法。
技术介绍
作为非易失性存储器器件，除了闪存之外，诸如相变随机存取存储器(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁RAM(MRAM)、铁电RAM(FeRAM)，电阻RAM(RRAM)等的电阻性存储器在本领域中是公知的。电阻性存储器具有闪存的非易失性特性，以及动态RAM(DRAM)的高速特性。当写入和/或读取周期增加时，电阻性存储器可能达到其寿命的终点，然后数据可能不再被写入电阻性存储器中或者存储在电阻性存储器中的数据可能丢失，从而降低可靠性。因为即使已经保持适当的可靠性，当电阻性存储器的耐久性随着写入和/或读取周期的增加而降低时存在数据突然丢失的风险，因此需要准确地确定耐久性是否降低。
技术实现思路
本专利技术构思提供了一种能够防止由于耐久性降低导致的数据可靠性降低的存储器控制器、包括存储器控制器的存储器系统、以及操作存储器控制器的方法。根据本专利技术构思的一个方面，提供了一种控制存储器器件上的存储器操作的存储器控制器，该存储器控制器包括：纠错码(ECC)电路，被配置为从读取自存储器器件的数据中检测错误；耐久性确定电路，被配置为检查指示存储器器件上的写入操作的次数的第一计数值和基于从存储器器件读取的数据指示以下中的至少一个的第二计数值：存储器器件的多个第一存储器单元，第一存储器单元中的每一个均具有错误，以及处于特定逻辑状态的存储器器件的多个第二存储器单元，并且被配置为基于检查结果执行用于确定存储器器件的耐久性是否已经降低的第一确定操作。根据本专利技术构思的另一方面，提供了一种存储器系统，包括：存储器器件，包括多个单元块，每个单元块包括多个页，并且每个页包括多个存储器单元；存储器控制器，被配置为：控制存储器器件上的存储器操作，并执行用于对多个单元块的第一单元块的写入操作的计数进行计数的第一计数操作、用于计数第一单元块的第一页中的错误单元的数量和第一页中的第一逻辑状态中的单元的数量中的至少一个的第二计数操作、以及用于基于第一计数操作和第二计数操作的结果确定第一页的耐久性是否已经降低的第一确定操作。根据本专利技术构思的另一方面，提供了一种操作存储器控制器的方法，该存储器控制器控制存储器器件上的存储器操作，该方法包括：执行指示访问存储器器件的第一页或包括第一页的第一单元块的次数的第一计数；基于从第一页读取数据的结果，执行指示第一页的存储器单元中的错误单元的数量或关闭单元(off-cell)的数量的第二计数；基于第一计数和第二计数的结果执行关于第一页的耐久性是否已经降低的第一确定；响应于对具有降低的耐久性的第一页的第一确定的结果，通过使用低于正常写入电流的电平的电平的写入电流在第一页中重写数据；通过使用在第一页中重写的数据来执行关于第一页的耐久性是否已经降低的第二确定；响应于对具有降低的耐久性的所述第一页的第二确定的结果，对所述第一页执行损耗均衡(wear-leveling)处理。附图说明通过以下结合附图的详细描述，将更清楚地理解本专利技术构思的实施例，其中：图1是根据示例实施例的包括存储器控制器的存储器系统的框图；图2是根据示例实施例的图示图1的耐久性确定电路的实现示例的框图；图3A和3B是示出图1的存储器单元阵列的示例的电路图；图4是示出具有降低的耐久性的存储器单元的电阻分布的示例的示图；图5是图示应用以页为单位的写入计数和以字线为单位的写入计数的示例的示图；图6、7、8A和8B是图示根据示例实施例的确定耐久性的方法的示图；图9A、9B和9C是图示根据示例实施例的执行确定耐久性的操作的各种定时的流程图；图10至12、13A、13B、14和15是图示根据示例实施例的通过第一和第二确定操作确定耐久性的方法的示图；图16A和16B是根据示例实施例的执行损耗均衡的存储器系统的框图；图17是根据特定实施例的存储器控制器的框图；图18是根据特定实施例的存储器系统的框图；以及图19是示出根据特定实施例的存储器控制器的实现示例的框图。具体实施方式在下文中，将参考附图详细描述本专利技术构思的示例实施例。图1是根据示例实施例的包括存储器控制器100的存储器系统10的框图。在一个或多个实施例中，存储器器件200可以被称为电阻性存储器器件，因为其中包括电阻性存储器单元。或者，在一个或多个实施例中，存储器器件200可以包括各种类型的存储器单元。因为存储器单元布置在多个第一信号线和多个第二信号线彼此相交的区域上，所以存储器器件200可以被称为交叉点存储器器件。尽管在下面的示例实施例中假设存储器器件200是电阻性存储器器件，但是实施例可以应用于各种存储器器件，其耐久性在写入和/或读取周期(即，写入操作和/或读取操作次数)增加时可能降低。作为示例，实施例可以应用于各种存储器器件，例如，易失性存储器器件、闪存器件等。在图1中，存储器器件200可以以各种类型实现。作为示例，存储器器件200可以是包括一个存储器芯片的器件。否则，存储器器件200可以被定义为包括多个存储器芯片的器件；例如，存储器器件200可以是存储器模块，其中多个存储器芯片安装在板(board)上。然而，本专利技术不限于上述示例，例如，存储器器件200可以实现为各种类型，例如，包括一个或多个存储器管芯的半导体封装。参考图1，存储器系统10可以包括存储器控制器100和存储器器件200。存储器器件200可以包括存储器单元阵列210、写入/读取电路220和控制逻辑230。此外，存储器控制器100可以包括处理器110、纠错码(ECC)电路120和耐久性确定电路130，并且存储器控制器100可以根据处理器110的控制基于硬件、软件及其组合的方式控制存储器操作。存储器控制器100可以响应于来自主机的读取请求读取存储在存储器器件200中的数据，或者响应于来自主机的写入请求控制存储器器件200在存储器器件200中写入数据。具体地，存储器控制器100可以向存储器器件200提供地址ADD、命令CMD和控制信号CTRL，以控制存储器器件200上的编程(或写入)和读取操作。此外，写入数据DATA和读取数据DATA可以在存储器控制器100和存储器器件200之间交换。处理器110可以控制存储器控制器100的整体操作。存储器控制器100可以经由各种协议与主机通信，例如，可以被配置为经由各种接口协议(例如，通用串行总线(USB)、多媒体卡(MMC)、外围组件快速互连(PCI-E)、高级技术附接(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强的本文档来自技高网...

【技术保护点】
1.一种控制存储器器件上的存储器操作的存储器控制器，所述存储器控制器包括：/n纠错码ECC电路，被配置为从所述存储器器件读取的数据中检测错误；以及/n耐久性确定电路，被配置为：/n检查指示所述存储器器件上的写入操作的次数的第一计数值和基于从所述存储器器件读取的数据指示以下中的至少一个的第二计数值：所述存储器器件的第一存储器单元的数量，所述第一存储器单元的每一个均具有错误，以及处于特定逻辑状态的所述存储器器件的第二存储器单元的数量，以及/n执行第一确定操作，用于基于检查结果确定所述存储器器件的耐久性是否已经降低。/n

【技术特征摘要】
20181115 KR 10-2018-01411301.一种控制存储器器件上的存储器操作的存储器控制器，所述存储器控制器包括：
纠错码ECC电路，被配置为从所述存储器器件读取的数据中检测错误；以及
耐久性确定电路，被配置为：
检查指示所述存储器器件上的写入操作的次数的第一计数值和基于从所述存储器器件读取的数据指示以下中的至少一个的第二计数值：所述存储器器件的第一存储器单元的数量，所述第一存储器单元的每一个均具有错误，以及处于特定逻辑状态的所述存储器器件的第二存储器单元的数量，以及
执行第一确定操作，用于基于检查结果确定所述存储器器件的耐久性是否已经降低。


2.如权利要求1所述的存储器控制器，其中，所述耐久性确定电路被配置为响应于来自所述存储器控制器外部的写入请求或读取请求来执行所述第一确定操作。


3.如权利要求1所述的存储器控制器，其中，所述存储器器件包括多个单元块，每个单元块包括多个页，并且每个页包括多个存储器单元，
其中，当确定所述存储器器件的第一页的耐久性是否降低时：
所述第一计数值包括对所述第一页的写入操作的计数的值和对包括所述第一页的所述存储器器件的第一单元块的写入操作的计数的值中的至少一个，以及
所述第二计数值包括从所述第一页的存储器单元中计数具有错误的第一存储器单元的值和从所述第一页的所述存储器单元中计数具有特定逻辑状态的关闭单元的第二存储器单元的值中的至少一个。


4.如权利要求3所述的存储器控制器，其中，所述第一计数值包括对包括所述第一页的所述第一单元块的写入操作计数的值，所述第二计数值包括从所述第一页的所述存储器单元中计数第二存储器单元的值，以及
其中，所述耐久性确定电路被配置为响应于所述第一计数值超过第一参考值并且所述第二计数值超过第二参考值，确定所述第一页的所述耐久性已经降低。


5.如权利要求3所述的存储器控制器，其中，所述耐久性确定电路包括：
写入计数器，包括第一计数器，被配置为对所述第一单元块的写入操作次数进行计数；
单元计数器，包括第二计数器，被配置为对所述第二存储器单元的数量进行计数；以及
确定逻辑，被配置为基于所述第一计数值和所述第二计数值确定所述耐久性是否已经降低。


6.如权利要求5所述的存储器控制器，其中，所述单元计数器还包括第三计数器，被配置为基于从ECC电路检测到错误的结果对具有错误的第一存储器单元的数量进行计数。


7.如权利要求1所述的存储器控制器，还包括：
处理器，被配置为控制所述存储器操作；以及
损耗均衡模块，包括用于对具有降低的耐久性的所述存储器器件的存储器单元执行损耗均衡处理的程序，
其中，当确定所述存储器器件的所述耐久性已经降低时，所述处理器运行所述损耗均衡模块以将具有降低的耐久性的所述存储器器件的区域的数据写入所述存储器器件的另一区域。


8.如权利要求7所述的存储器控制器，其中，当所述具有降低的耐久性的区域包括第一单元块中的第一页时，所述损耗均衡模块将所述第一页的数据写入所述第一单元块中的第二页，将所述第一页的数据写入第二单元块中的第三页，或者将所述第一单元块的数据写入所述第二单元块。


9.如权利要求1所述的存储器控制器，其中，响应于对具有降低的耐久性的所述第一页的所述第一确定操作的结果，所述存储器控制器被配置为通过使用具有低于正常写入电流的电平的写入电流来在所述存储器器件的第一页中重写数据，以及
其中，所述耐久性确定电路还被配置为执行第二确定操作，所述第二操作用于响应于在所述第一页中重写的数据来确定所述第一页的所述耐久性是否已经降低。


10.如权利要求9所述的存储器控制器，其中，在所述第一页中重写的数据处于复位状态。


11.如权利要求10所述的存储器控制器，其中，所述耐久性确定电路还被配置为响应于来源于重写数据的所述第一页的错误单元计数值和关闭单元计数值中的至少一个来执行所述第二确定操作。


12.如权利要求9所述的存储器控制器，还包括：
处理器，被配置为控制所述存储器控制器的整体操作；以及
损耗均衡模块，包括用于对具有降低的耐久性的所述存储器器件的存储器单元执行损耗均衡处理的程序，
其中，当在第一和第二确定操作中都确定所述第一页的所述耐久性已经降低时，所述处理器运行所述损耗均衡模块以将所述第一页的数据写入所述存储器器件的第二页。


13.如权利要求9所述的存储器控制器，其中，所述耐久性确定电路还被配置为在所述第二确定操作期间，在所述第一页...

【专利技术属性】
技术研发人员：吴银珠，李正浩，赵永进，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR