【技术实现步骤摘要】
【国外来华专利技术】用于存储器装置的内部写入调整
本公开的实施例大体上涉及半导体装置的领域。更具体地，本公开的实施例涉及同步写入时序。
技术介绍
半导体装置(例如，存储器装置)利用时序与数据信号、数据选通和/或其它信号的相移来执行操作。然而，单独信号和/或选通可相对于彼此变化，如果没有考虑到这类变化将会降低半导体装置的性能。随着信号的频率增加，这些时序可变得更紧密并且更加难以一起同步化。本公开的实施例可针对于上文所阐述的一或多个问题。附图说明图1是根据本公开的实施例，说明存储器装置的某些特征的简化框图；图2是根据本公开的实施例，可实施于图1的存储器装置的命令解码器和/或数据路径中的写入捕获电路的示意图；图3是根据本公开的实施例，示出在图2的写入捕获电路中使用的内部数据选通(DQS)信号和内部写入信号(IWS)的时序图；图4是根据本公开的实施例，用于校准图1的存储器装置的时序的过程的流程图；图5是根据本公开的实施例，示出通过在过程90中使内部DQS信号沿负方向移动实现内部DQS信号的
【技术保护点】
1.一种存储器装置，其包括：/n命令接口，其被配置成接收写入命令；和/n内部写入调整电路，其被配置成：/n从所述命令接口接收所述写入命令；/n从所述所接收的写入命令产生内部写入信号IWS；/n使用写入均衡使数据选通DQS信号过移位；和/n通过使所述IWS的转变边沿在DQS周期中居中，基于写入前导长度选择性地使所述IWS移位以补偿所述过移位。/n
【技术特征摘要】
【国外来华专利技术】20180119 US 15/875,6511.一种存储器装置，其包括：
命令接口，其被配置成接收写入命令；和
内部写入调整电路，其被配置成：
从所述命令接口接收所述写入命令；
从所述所接收的写入命令产生内部写入信号IWS；
使用写入均衡使数据选通DQS信号过移位；和
通过使所述IWS的转变边沿在DQS周期中居中，基于写入前导长度选择性地使所述IWS移位以补偿所述过移位。
2.根据权利要求1所述的存储器装置，其包括放大器，所述放大器被配置成接收外部DQS信号并且产生所述DQS信号作为内部DQS信号。
3.根据权利要求1所述的存储器装置，其中所述DQS周期当所述DQS信号从不确定状态转变时开始。
4.根据权利要求1所述的存储器装置，其中所述DQS周期当所述DQS信号的最末边沿在第一写入位发生之前发生时结束。
5.根据权利要求1所述的存储器装置，其中所述内部写入调整电路包括被配置成使所述DQS信号过移位的写入均衡移位器。
6.根据权利要求1所述的存储器装置，其中所述内部写入调整电路包括多路复用器，所述多路复用器被配置成：
响应于对应于第一组写入前导长度的第一组模式寄存器指示，选择所述IWS的第一副本；和
响应于对应于第二组写入前导长度的第二组模式寄存器指示，选择所述IWS的第二副本。
7.根据权利要求6所述的存储器装置，其中所述第一组写入前导长度小于或等于阈值写入前导长度，且所述第二组写入前导长度大于所述阈值写入前导长度。
8.根据权利要求7所述的存储器装置，其中所述阈值写入前导长度包括写入前导长度1tCK。
9.根据权利要求6所述的存储器装置，其中所述IWS的所述第一副本包括所述IWS的未移位副本，且所述IWS的所述第二副本包括所述IWS的经移位副本。
10.根据权利要求9所述的存储器装置，其中所述内部写入调整电路包括使所述IWS的所述第二副本从所述IWS的所述第一副本移位的锁存器。
11.根据权利要求6所述的存储器装置，其中所述多路复用器被配置成当写入均衡未启用时选择所述IWS的所述第一副本，并且当写入均衡启用且写入的写入前导长度落到所述第二组写入前导长度中时选择所述IWS的所述第二副本。
12.一种方法，其包括：
在存储器装置处接收数据选通DQS信号；
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。