存储设备的初始化制造技术

提供一种系统，包括：存储设备，该存储设备具有存储部分，该存储部分包括耦合到相应的第一信号线和第二信号线的多个位单元，以及用于经由第一信号线和第二信号改变多个位单元的存储器状态的控制逻辑；存储器控制器，耦合到存储设备，以将一个或多个初始化信号传送到存储设备；其中存储设备响应于一个或多个初始化信号在时钟周期内初始化存储部分。

Initialization of storage device

A system is provided, including a storage device having a storage section including a plurality of bit units coupled to a corresponding first signal line and a second signal line, and a control logic for changing a memory state of a plurality of bit units via a first signal line and a second signal; a memory controller coupled to a storage device to change one or more initial bits The initialization signal is transmitted to the storage device, wherein the storage device initializes the storage portion within the clock period in response to one or more initialization signals.

【技术实现步骤摘要】
【国外来华专利技术】存储设备的初始化本公开涉及用于访问计算系统中的存储器的技术，并且特别地但非排他地，涉及用于初始化存储器中的位(bit)的技术。在计算系统中，不同的应用(或进程)可以使用相同的存储器，由此后续应用能够访问或恢复来自先前应用所使用的存储器的数据，并且由此恢复的数据可能包括敏感/安全性信息。例如，在具有持久存储器的系统中在从电源故障重新启动之后可能发生这样的访问。为了防止这样的访问，或者为了提高应用(例如，加密操作)的效率，存储器或其一部分可以在被应用访问之前被初始化。这种初始化可能包括针对初始化的内核归零(Kernelzeroing)，因此数据将不会泄露给另一个进程。此外，Linux在页面被写入时执行懒惰(lazy)初始化，即，“写入时复制(Copy-on-Write)”，而FreeBSD通过在多个时钟周期内初始化存储器的多个页面并维持用于分配的存储器池来进行急切(eager)初始化。在如在C中通过memset的分配之后，或者在如在C++或C#中由构造函数隐式地初始化之后，需要用户空间应用以初始化堆存储器页面，。另外，例如，为了虚拟机间安全/数据隐私，管理程序在将物理页面分配给另一个机器之前在多个时钟周期内初始化这些页面。但是，随着存储器容量和应用需求的增长，初始化正在成为时间和能耗增加的进程。因此，需要用于实现初始化的改进方法。
技术实现思路
根据第一技术，提供了一种系统，该系统包括：存储设备，该存储设备具有包括耦合到相应的第一信号线和第二信号线的多个位单元的存储部分，以及用于经由第一信号线和第二信号线改变多个位单元的存储器状态的控制逻辑；存储器控制器，耦合到存储设备，以将一个或多个初始化信号传送到存储设备；其中存储设备用于响应于一个或多个初始化信号在时钟周期内初始化存储部分。根据另一个技术，提供了一种初始化存储设备上的存储的一部分的方法，该方法包括：至少部分地基于来自总线主控器的指令在存储器控制器处生成初始化信号以初始化存储的所述部分，存储的所述部分包括耦合到相应的第一信号线和第二信号线的多个位单元；在存储设备处解码初始化信号；在存储设备处在时钟周期内初始化所述存储部分。根据另一个技术，提供了一种承载代码的非瞬态数据载体，所述代码当在处理器上实现时，使得处理器执行该方法。根据另一个技术，提供了一种存储器控制器，该存储器控制器包括：一个或多个缓冲器，用于接收来自总线主控器的访问请求；仲裁器，用于确定执行访问请求的顺序；信号接口，用于至少部分地基于访问请求生成硬件信号；并且其中硬件信号包括以下中的一个或多个：初始化信号、初始化地址信号、初始化范围信号和初始化数据信号。根据另一个技术，提供了一种存储设备，该存储设备具有可寻址部分和控制逻辑，所述可寻址部分包括耦合到相应的第一信号线和第二信号线的多个位单元，所述控制逻辑用于改变位单元的存储器状态；其中存储设备用于在时钟周期内初始化多个位单元。附图说明图1示意性地示出了根据实施例的计算系统的框图；图2示意性地示出了根据实施例的存储器控制器的框图；图3a示意性地示出了根据现有技术布置的存储器和存储器控制器的框图。图3b示意性地示出了用于初始化图3a的存储器的一部分的时序图；图4a示意性地示出了根据使用本技术的实施例的存储器控制器和存储器的示图；图4b示意性地示出了用于初始化图4a的存储器的一部分的时序图；图4c和图4d示意性地示出了根据使用本技术的实施例的存储器控制器和存储器的示图；图5示意性地示出了根据使用本技术的实施例的存储器阵列的体系架构；图6示出了示出根据使用本技术的实施例的初始化存储器的一部分的进程的示例流程图。在整个说明书中，所使用的相似编号将用于描述相似的特征。图1示意性地示出了计算系统1的框图，计算系统1包括总线主控器2，其在本示例中包括处理器2。处理器可以包括通用处理器、网络处理器、应用处理器(例如，如在移动电话中所使用的)，或其它类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC)处理器)。此外，处理器2可以具有单个或多个核。在本示例中，处理器2包括本地存储器4，其被描绘为用于高速缓存处理器2本地的数据(L1D)和指令(L1I)的级别1(L1)高速缓存4。互连或总线6(下文称为“系统总线”6)将处理器2耦合到存储器控制器8，存储器控制器8经由互连或总线12(下文称为“存储器总线”12)耦合到存储设备10，存储设备10在说明性示例中包括存储器10。存储器控制器8接收由处理器2生成的读或写请求，并响应于读或写请求而生成访问存储器10的信号，如下所述。存储器10包括控制逻辑，用于解码从存储器控制器接收到的信号并相应地提供读或写访问。在实施例中，存储器10包括多个可寻址的位单元。将认识到的是，如本文提到的“位单元”包括能够存储值、符号、参数或条件以表示其存储器状态的电路或电路的一部分。存储器10可以是非易失性存储器，诸如纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、磁阻随机存取存储器(MRAM)、闪存存储器、自旋扭矩转移随机存取存储器(STTRAM)、STT磁性RAM(STTMRAM)、诸如相变存储器(PCM)的3D交叉点存储器、具有NAND/NOR存储器的SSD、利用相关电子材料(CEM)的存储器等。在一些实施例中，NVM存储器10可以包括存储类存储器(SCM)。在其它实施例中，存储器10可以是易失性存储器，诸如随机存取存储器(RAM)(例如，静态RAM(SRAM)或动态RAM(DRAM))。虽然没有具体绘出，但是系统1中可以设置其它逻辑。例如，如图1中所绘出的，可以在系统总线6和存储器控制器10之间设置共享的级别2(L2)高速缓存14，由此L2高速缓存14可以用于存储由处理器2使用的数据和/或指令。作为另一个示例，系统1可以包括其它存储(未示出)，诸如硬盘驱动器(HDD)，或者可以包括附加的或替代的总线主控器(描绘为(一个或多个)总线主控器3)，其可以包括以下中的一个或多个：(一个或多个)处理器、(一个或多个)图形处理单元(GPU)、(一个或多个)直接存储器访问(DMA)控制器和(一个或多个)输入/输出(I/O)接口，但是该列表并非详尽无遗。图2示意性地示出了根据实施例的存储器控制器8的框图，由此存储器控制器8包括用于存储访问请求的缓冲器或队列，由此访问请求可以包括来自处理器的针对存储器的一部分的读/写(例如，初始化)请求。在本公开的上下文中，存储器的目标部分的初始化通常是指将相同的值、符号、参数或条件写入到目标部分的所有位单元以使得所有位单元表示相同的存储器状态的过程。在图2中，队列被说明性地描绘为写队列20和读队列22。队列可以作为先进先出(FIFO)队列操作。描绘为仲裁器24的仲裁机制确定执行访问请求的顺序，并且仲裁器24可以基于系统的效率、可预测性、速度和灵活性要求中的一个或多个本文档来自技高网...

【技术保护点】
1.一种系统，包括：/n存储设备，具有存储部分，所述存储部分包括耦合到相应的第一信号线和第二信号线的多个位单元，以及用于经由第一信号线和第二信号线改变所述多个位单元的存储器状态的控制逻辑；/n存储器控制器，耦合到所述存储设备，以将一个或多个初始化信号传送到所述存储设备；/n其中所述存储设备用于响应于所述一个或多个初始化信号在时钟周期内初始化所述存储部分。/n

【技术特征摘要】
【国外来华专利技术】20170331 GB 1705294.51.一种系统，包括：
存储设备，具有存储部分，所述存储部分包括耦合到相应的第一信号线和第二信号线的多个位单元，以及用于经由第一信号线和第二信号线改变所述多个位单元的存储器状态的控制逻辑；
存储器控制器，耦合到所述存储设备，以将一个或多个初始化信号传送到所述存储设备；
其中所述存储设备用于响应于所述一个或多个初始化信号在时钟周期内初始化所述存储部分。


2.如权利要求1所述的系统，其中所述一个或多个初始化信号包括以下中的一个或多个：初始化信号、初始化地址信号、初始化范围信号和初始化数据信号。


3.如权利要求2所述的系统，其中所述初始化地址信号指定所述存储部分的起始地址。


4.如权利要求2或3所述的系统，其中所述初始化范围信号指定所述多个存储部分的地址。


5.如权利要求2至4中任一项所述的系统，其中所述初始化范围信号包括偏移值。


6.如权利要求2至5中任一项所述的系统，其中所述初始化数据信号指定所述多个位单元的初始化状态。


7.如权利要求2至6中任一项所述的系统，其中所述控制逻辑至少部分地基于以下中的一个或多个来选择第一信号线：所述初始化地址信号和所述初始化范围信号。


8.如前述任一项权利要求所述的系统，其中多个位单元耦合到两个或更多个第二信号线。


9.如权利要求8所述的系统，其中所述控制逻辑至少部分地基于以下之一来控制第二信号线：所述初始化数据信号和默认初始化状态。


10.如权利要求2至9中任一项所述的系统，其中所述存储设备至少部分地基于以下中的一个或多个来生成初始化选择信号：所述初始化信号、所述初始化地址信号、所述初始化范围信号和所述初始化数据信号。


11.如权利要求10所述的系统，其中所述存储设备包括用于至少部分地基于以下中的一个或多个来选择第一信号线的逻辑：所述初始化选择信号和所述初始化字线信号。


12.如权利要求11所述的系统，其中所述逻辑包括OR门。


13.如权利要求11所述的系统，其中所述逻辑包括AND门。


14.如前述权利要求中任一项所述的系统，其中所述多个位单元中的每个位单元包括表示所述位单元的存储器状态的存储元件。


15.如权利要求14所述的系...

【专利技术属性】
技术研发人员：王伟，S·达斯，
申请(专利权)人：阿姆有限公司，
类型：发明
国别省市：英国;GB