亚稳态检测装置和方法、ADC电路制造方法及图纸

本发明专利技术涉及一种亚稳态检测装置和方法、ADC电路。亚稳态检测装置包括：延迟单元，用于接收同步信号，并按照预设步进延迟值对所述同步信号进行延迟；第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接；第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接；所述第二数据输入端与所述第一时钟输入端连接；处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，并根据所述目标时钟信号检测所述第一触发器单元的亚稳态，简化检测装置的结构、成本低。

Metastable detection device and method, ADC circuit

【技术实现步骤摘要】
亚稳态检测装置和方法、ADC电路
本专利技术涉及数字或数模混合集成电路，特别是涉及亚稳态检测装置和方法、ADC电路。
技术介绍
在数字或数模混合集成电路中，触发器作为一种高速的存贮记忆元件，广泛地运用于当代IT硬件电路与系统中。为实现对输入数据的可靠存贮，要求输入数据在时钟上升沿前后的建立时间和保持时间区域保持恒定。在同步系统中，如果触发器的建立/保持时间不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端毛刺、振荡、固定的某一电压值，而不是等于数据输入端D的值。传统的，可通过设置一个和时钟频率相同的检测器才检测触发器的亚稳态，其检测器的设计复杂、成本高。
技术实现思路
基于此，有必要针对上述问题，提供一种亚稳态检测装置和方法、ADC电路，可以简化检测装置的结构、成本低。一种亚稳态检测装置，包括：延迟单元，用于接收同步信号，并对所述同步信号进行延迟；第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接，用于接收经延迟后的同步信号；第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接，用于接收经延迟后的同步信号；所述第二数据输入端与所述第一时钟输入端连接，用于接收所述时钟信号；所述第二数据输出端用于输出与经延迟后的同步信号同步的目标时钟信号；处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，并根据所述目标时钟信号检测所述第一触发器单元的亚稳态。在其中一个实施例中，所述第一触发器单元和所述第二触发单元均为D触发器。在其中一个实施例中，所述第一触发器单元包括第一反相器和第一JK触发器，所述第一JK触发器的J端经所述第一反相器与所述第一JK触发器的K端连接；所述第二触发器单元包括第二反相器和第二JK触发器，所述第二JK触发器的J端连接经所述第二反相器与所述第二JK触发器的K端。在其中一个实施例中，所述处理模块包括：读取单元，与所述第二数据输出端连接，用于读取所述目标时钟信号；控制器，分别与所述读取单元、延迟单元连接，用于检测所述目标时钟信号的亚稳态，并根据所述目标时钟信号获取用于校准所述亚稳态的校准延迟值，还用于控制所述延迟单元以所述校准延迟值来延迟所述同步信号。本申请还提供一种ADC电路，包括：如上述的亚稳态检测装置。在其中一个实施例中，ADC电路，还包括：时钟模块，用于输出时钟信号；同步信号模块，用于输出同步信号；其中，所述延迟单元的输入端与所述同步信号模块连接，所述延迟单元的输出端分别与所述第一数据输入端、第二时钟端连接；所述第一时钟输入端、所述第二数据输入端、所述第一数据输出端分别与所述时钟产生模块连接。本申请还提供一种亚稳态检测方法，所述检测方法应用于亚稳态检测装置，所述亚稳态检测装置包括延迟单元、第一触发器单元和第二触发器单元，所述第一触发器单元的时钟输入端与第二触发器单元的数据输入端连接，均用于接收时钟信号，所述第一触发器单元的数据输入端与第二触发器单元的时钟输入端分别与所述延迟单元连接，均用于接收经延迟处理后的同步信号；其中，所述方法包括：控制所述延迟单元按照预设延迟值对接收的同步信号进行延迟；在每一所述延迟值下对应记录所述第二触发器单元输出的目标时钟信号；根据记录的所述延迟值与所述目标时钟信号的对应关系，检测所述第一触发器单元的亚稳态。在其中一个实施例中，所述根据记录的所述延迟值与所述目标时钟信号的对应关系，检测所述第一触发器单元的亚稳态，包括：当经延迟后的所述同步信号的上升沿/或下降沿作为触发沿输入至所述第二触发器单元时，记录所述第二触发器单元输出的所述目标时钟信号；根据记录的所述目标时钟信号获取位于建立/保持时间窗口的延迟值；将位于建立/保持时间窗口的延迟值对应输出的所述时钟信号作为所述第一触发器单元的亚稳态。在其中一个实施例中，所述方法还包括：对所述第一触发器单元的亚稳态进行校准。在其中一个实施例中，所述对所述第一触发器单元的亚稳态进行校准，包括：根据记录的所述目标时钟信号获取位于由跳变前一时刻逻辑“1”跳变至后一时刻逻辑“0”的窗口的延迟值；将位于由跳变前一时刻逻辑“1”跳变至后一时刻逻辑“0”窗口的延迟值作为校准值；控制所述延迟单元以所述校准值来延迟所述同步信号。上述亚稳态检测装置和方法、ADC电路，将第二触发器单元的第二数据输入端与第一触发器单元的第一时钟输入端连接，第二触发器单元的第二时钟输入端与第一触发器单元的第一数据输入端连接，即可将第二触发器单元的第二数据输出端作为第一触发器单元的亚稳态检测端，以检测第一触发器单元的亚稳态，其结构简单、检测精度高。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。图1为一个实施例中亚稳态检测装置的电路示意图；图2为一个实施例中亚稳态检测装置涉及的时序图；图3为另一个实施例中亚稳态检测装置的电路示意图；图4为一个实施例中ADC电路的电路示意图；图5为另一个实施例中ADC电路的电路示意图；图6为一个实施例中亚稳态检测方法的流程示意图；图7为一个实施例中对所述第一触发器单元的亚稳态进行校准的流程示意图。具体实施方式为了便于理解本专利技术，为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，附图中给出了本专利技术的较佳实施方式。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本专利技术的公开内容理解的更加透彻全面。本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似改进，因此本专利技术不受下面公开的具体实施例的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本专利技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本专利技术的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。如图1所示，本申请实施例提供一种亚稳态检测装置。在其中一个实施例中，亚稳态检测装置包括：延迟单元110、第本文档来自技高网...

【技术保护点】
1.一种亚稳态检测装置，其特征在于，包括：/n延迟单元，用于接收同步信号，并对所述同步信号进行延迟；/n第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接，用于接收经延迟后的同步信号；/n第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接，用于接收经延迟后的同步信号；所述第二数据输入端与所述第一时钟输入端连接，用于接收所述时钟信号；所述第二数据输出端用于输出与经延迟后的同步信号同步的目标时钟信号；/n处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，并根据所述目标时钟信号检测所述第一触发器单元的亚稳态。/n

【技术特征摘要】
1.一种亚稳态检测装置，其特征在于，包括：
延迟单元，用于接收同步信号，并对所述同步信号进行延迟；
第一触发器单元，包括第一时钟输入端、第一数据输入端和第一数据输出端，其中，所述第一时钟输入端用于接收时钟信号；所述第一数据输入端与所述延迟单元连接，用于接收经延迟后的同步信号；
第二触发器单元，包括第二时钟输入端、第二数据输入端和第二数据输出端，其中，所述第二时钟输入端分别与所述延迟单元、第一数据输入端连接，用于接收经延迟后的同步信号；所述第二数据输入端与所述第一时钟输入端连接，用于接收所述时钟信号；所述第二数据输出端用于输出与经延迟后的同步信号同步的目标时钟信号；
处理模块，与所述第二数据输出端连接，用于接收所述目标时钟信号，并根据所述目标时钟信号检测所述第一触发器单元的亚稳态。


2.根据权利要求1所述的亚稳态检测装置，其特征在于，所述第一触发器单元和所述第二触发单元均为D触发器。


3.根据权利要求1所述的亚稳态检测装置，其特征在于，所述第一触发器单元包括第一反相器和第一JK触发器，所述第一JK触发器的J端经所述第一反相器与所述第一JK触发器的K端连接；所述第二触发器单元包括第二反相器和第二JK触发器，所述第二JK触发器的J端经所述第二反相器与所述第二JK触发器的K端连接。


4.根据权利要求1所述的亚稳态检测装置，其特征在于，所述处理模块包括：
读取单元，与所述第二数据输出端连接，用于读取所述目标时钟信号；
控制器，分别与所述读取单元、延迟单元连接，用于检测所述目标时钟信号的亚稳态，并根据所述目标时钟信号获取用于校准所述亚稳态的校准延迟值，还用于控制所述延迟单元以所述校准延迟值来延迟所述同步信号。


5.一种ADC电路，其特征在于，包括：
如权利要求1-4任一项所述的亚稳态检测装置。


6.根据权利要求5所述的ADC电路，其特征在于，还包括：
时钟模块，用于输出时钟信号...

【专利技术属性】
技术研发人员：严波，罗浚洲，王悦，王铁军，李维森，
申请(专利权)人：普源精电科技股份有限公司，
类型：发明
国别省市：江苏;32