【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术的实施例涉及半导体器件及其制造方法。
技术介绍
随着半导体工业向纳米技术工艺节点发展，以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战导致三维设计的发展，诸如多栅极场效应晶体管(FET)，包括鳍式FET(FinFET)和全环栅(GAA)FET。在FinFET中，栅电极与沟道区的三个侧表面相邻，并且栅极介电层介于它们之间。因为栅极结构在三个表面上围绕(包裹)鳍，所以晶体管基本上具有三个栅极，栅极控制通过鳍或沟道区的电流。然而，沟道的第四侧(例如，底部)远离栅电极，因此不受严格的栅极控制。相反，在GAAFET中，沟道区的所有侧表面都由栅电极围绕，这允许沟道区中的更充分的耗尽，并且由于较陡的亚阈值电流摆幅(SS)和较小的漏致势垒降低(DIBL)而导致较少的短沟道效应。随着晶体管尺寸不断按比例缩小到亚10-15nm技术节点，需要GAAFET的进一步改进。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括全环栅场效应晶体管(GAAFET)，所述全环栅...
【技术保护点】
1.一种半导体器件，包括全环栅场效应晶体管(GAA FET)，所述全环栅场效应晶体管包括：/n沟道区，由第一半导体材料制成，所述沟道区设置在由第二半导体材料制成的底部鳍层上方；以及/n源极/漏极区，由第三半导体材料制成，其中：/n所述第一半导体材料是Si
【技术特征摘要】
20181130 US 62/774,134;20190530 US 16/426,6341.一种半导体器件，包括全环栅场效应晶体管(GAAFET)，所述全环栅场效应晶体管包括：
沟道区，由第一半导体材料制成，所述沟道区设置在由第二半导体材料制成的底部鳍层上方；以及
源极/漏极区，由第三半导体材料制成，其中：
所述第一半导体材料是Si1-xGex，其中，0.9≤x≤1.0，并且
所述第二半导体材料是Si1-yGey，其中，y＜x并且0.3≤y≤0.7。
2.根据权利要求1所述的半导体器件，其中：
所述全环栅场效应晶体管是p型场效应晶体管，并且
所述第三半导体材料是Si1-wGew，其中，x≤w并且0.9≤w≤1.0。
3.根据权利要求2所述的半导体器件，其中，x＝w。
4.根据权利要求3所述的半导体器件，其中，所述第一半导体材料和所述第三半导体材料是Ge。
5.根据权利要求1所述的半导体器件，其中：
所述全环栅场效应晶体管是p型场效应晶体管，并且
所述第三半导体材料是GeSn。
6.根据权利要求1所述的半导体器件，其中，每个所述沟道区是由所述第一半导体材料和所述第二半导体材料之间的晶格失配引起的压缩应变的。
7.根据权利要求6所述的半导体器件，其中，所述沟道区均不与所述底部鳍层接触。
8.根据权利要求1所述的半导体器件，其中：
所述全环栅场效应晶体管是n型场效应晶体管，并且
所述第三半导体材料是Si1-zGez，其中，0≤z≤0.3。
9.一种半导体器件，包括均设置在半导体衬底上方的p型全环栅场效应晶体管(GAAFET...
【专利技术属性】
技术研发人员：乔治斯·威廉提斯，荷尔本·朵尔伯斯，马库斯·约翰内斯·亨里克斯·凡·达尔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。