贯穿硅触点结构及其形成方法技术

在TSC结构中，在衬底的第一主表面之上形成第一电介质层。所述衬底包括相对的第二主表面。在所述第一电介质层和所述衬底中形成TSC，使得所述TSC穿过所述第一电介质层并且延伸至所述衬底中。在所述第一电介质层之上形成与所述TSC电耦合的导电板。在衬底中形成隔离沟槽，以包围所述导电板并且与导电板隔开。在衬底的第二主表面上形成第二电介质层。在所述第二电介质层中形成延伸至所述衬底中并且连接至所述TSC的第一多个通孔。在所述第二电介质层中形成延伸至所述衬底中，但是不连接至所述TSC的第二多个通孔。

Through silicon contact structure and its forming method

【技术实现步骤摘要】
贯穿硅触点结构及其形成方法本申请是申请日为2019年2月18日，名称为“贯穿硅触点结构及其形成方法”，申请号为201980000367.4的专利技术专利申请的分案申请。
技术介绍
贯穿硅触点(TSC)被广泛应用于半导体工业。TSC是一种完全穿过硅晶圆或管芯的竖直电连接。TSC技术在创建3D封装和3D集成电路方面很重要。TSC通过显著降低多芯片电子电路的复杂度和总体尺寸的内部布线来提供竖直对准电子器件的互连。与传统封装技术相比，TSC技术提供更高的互连和器件密度以及更短的连接长度。相关TSC结构包括穿过衬底的TSC开口、沿TSC开口的侧壁形成的阻挡层以及在TSC开口中填充的导电材料。随着集成电路中的半导体器件的临界尺寸缩小以实现更高的器件密度和更快的操作速度，由相关TSC结构引入的RC延迟将变为主要问题。
技术实现思路
本专利技术的原理涉及一种新颖的TSC结构，所述TSC结构具有穿过衬底的多个贯穿硅触点(TSC)。所述TSC结构引入了与多个TSC和衬底电耦合的一个或多个通孔，以降低/消除TSC和衬底之间的电势差。电势差的降低/消除又会降低或本文档来自技高网...

【技术保护点】
1.一种集成结构，包括：/n第一电介质层，所述第一电介质层形成于衬底的第一主表面之上，所述衬底进一步包括相对的第二主表面；/n贯穿硅触点(TSC)，所述贯穿硅触点(TSC)形成于所述第一电介质层和所述衬底中，使得所述贯穿硅触点(TSC)延伸穿过所述第一电介质层并且延伸至所述衬底中；/n导电板，所述导电板形成于所述第一电介质层之上，所述导电板与所述贯穿硅触点(TSC)电耦合；/n隔离沟槽，所述隔离沟槽形成于所述衬底中并且包围所述导电板，所述隔离沟槽和所述导电板通过所述第一电介质层相互隔开；/n第二电介质层，所述第二电介质层形成于所述衬底的所述第二主表面上；/n第一多个通孔，所述第一多个通孔形成于...

【技术特征摘要】
1.一种集成结构，包括：
第一电介质层，所述第一电介质层形成于衬底的第一主表面之上，所述衬底进一步包括相对的第二主表面；
贯穿硅触点(TSC)，所述贯穿硅触点(TSC)形成于所述第一电介质层和所述衬底中，使得所述贯穿硅触点(TSC)延伸穿过所述第一电介质层并且延伸至所述衬底中；
导电板，所述导电板形成于所述第一电介质层之上，所述导电板与所述贯穿硅触点(TSC)电耦合；
隔离沟槽，所述隔离沟槽形成于所述衬底中并且包围所述导电板，所述隔离沟槽和所述导电板通过所述第一电介质层相互隔开；
第二电介质层，所述第二电介质层形成于所述衬底的所述第二主表面上；
第一多个通孔，所述第一多个通孔形成于所述第二电介质层中，所述第一多个通孔穿过所述第二主表面延伸至所述衬底中并且连接至所述贯穿硅触点(TSC)。


2.根据权利要求1所述的集成结构，还包括：
形成于所述第二电介质层之上的金属线，其中，所述金属线连接至所述第一多个通孔。


3.根据权利要求2所述的集成结构，还包括：
第二多个通孔，所述第二多个通孔形成于所述第二电介质层中，所述第二多个通孔穿过所述第二主表面延伸至所述衬底中并且连接至所述金属线，其中，所述第二多个通孔不连接至所述贯穿硅触点(TSC)。


4.根据权利要求1所述的集成结构，其中，所述隔离沟槽延伸穿过所述衬底的所述第一主表面和所述第二主表面。


5.根据权利要求1所述的集成结构，其中，所述隔离沟槽延伸穿过所述第一电介质层以及所述衬底的所述第一主表面和所述第二主表面。


6.根据权利要求1所述的集成结构，其中，所述贯穿硅触点(TSC)还包括：
阻挡层，所述阻挡层与所述第一电介质层和所述衬底直接接触；以及
导电层，所述导电层是沿所述阻挡层形成的并且被所述阻挡层包围，所述导电层与所述第一多个通孔连接。


7.根据权利要求1所述的集成结构，其中，所述贯穿硅触点(TSC)形成于所述第一电介质层和所述衬底中，使得所述贯穿硅触点(TSC)延伸穿过所述第一电介质层以及所述衬底的所述第一主表面和所述第二主表面。


8.根据权利要求1所述的集成结构，其中，所述隔离沟槽和所述第一电介质层是共平面的。


9.根据权利要求1所述的集成结构，其中，所述隔离沟槽包括锥形轮廓。


10.根据权利要求9所述的集成结构，其中，所述隔离沟槽在所述第一主表面具有第一临界尺寸(CD)而在所述第二主表面具有第二临界尺寸(CD)，所述第一临界尺寸(CD)大于所述第二临界尺寸(CD)。


11.一种集成电路(IC)芯片，包括：
衬底，所述衬底具有相对的顶表面和底表面；
存储单元区，所述存储单元区形成于所述衬底的顶表面中；以及
贯穿硅触点(TSC)结构，所述贯穿硅触点(TSC)结构被形成为与所述存储单元区相邻，所述贯穿硅触点结构包括：
底部电介质层，所述底部电介质层形成于所述衬底的所述底表面之上；
贯穿硅触点(TSC)，所述贯穿硅触点(TSC)形成于所述底部电介质层和所述衬底中，使得所述贯穿硅触点(TSC)穿过所述底部电介质层并且延伸至所述衬底中；
导电板，所述导电板形成于所述底部电介质层之上，所述导电板与所述贯穿硅触点(TSC)电耦合；
隔离沟槽，所述隔离沟槽形成于所述衬底中并且包围所述导电板，所述隔离沟槽和所述导电板通过所述底部电介质层相互隔开；
顶部电介质层，所述顶部电介质层形成于所述衬底的所述顶表面上；
第一多个通孔，所述第一多个通孔形成于所述顶部电介质层中，所述第一多个通孔穿过所述顶表面延伸至所...

【专利技术属性】
技术研发人员：陈亮，刘威，SF·S·鞠，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42