半导体封装结构及其制备方法技术

本公开提供一种半导体封装结构及其制备方法。该半导体封装结构包括一第一基底、一第二基底、设置在该第一基底和该第二基底之间的一互连结构、穿透该第一基底和该互连结构的一部分的多个第一硅通孔导体、以及穿透该第一基底和该互连结构的一部分的多个第二硅通孔导体。该互连结构包括一介电结构、多个第一连接层、以及设置在该介电结构内的多个环形的第二连接层。所述多个第一硅通孔中的至少一个与该第一连接层中的一个接触。所述多个第二硅通孔导体中的至少一个与该环形的第二连接层中的一个和该第一连接层中的另一个接触。

Semiconductor packaging structure and preparation method

【技术实现步骤摘要】
半导体封装结构及其制备方法本申请主张2018/11/23申请的美国临时申请第62/770,942号及2019/01/10申请的美国正式申请案第16/244,794号的优先权及权益，该美国临时申请及该美国正式申请的内容以全文引用的方式并入本文中。
本公开关于一种半导体封装结构及其制备方法，特别是关于一种包括硅通孔(throughsiliconvia，TSV)的半导体封装结构及其制备方法。
技术介绍
半导体元件对于许多现代的应用是不可或缺的。随着电子技术的进步，半导体元件的尺寸变得越来越小，同时具有更多的功能和更大量的集成电路。由于半导体元件的小型化，晶片对晶片(chip-on-chip)技术广泛地用于半导体封装的制造。在一种方法中，使用至少两个晶片(或晶粒)的堆叠，以三维(3D)封装中的形态来形成例如一存储器元件，如此，相较于其他半导体集成工艺，可以生产具有两倍记忆容量的产品。除了增加记忆容量外，堆叠封装也提供了改进的安装密度和安装区域的利用效率。由于这些优点，堆叠封装技术的研究和开发更加速地进行。在本领域中公开一种使用硅通孔(穿硅通孔)的堆叠封装。使用硅通孔的堆叠封装具有一种结构，此结构具有硅通孔在其中，因此晶片通过硅通孔彼此电连接。一般而言，通过蚀刻垂直通孔穿过基底并用例如铜(Cu)的导电材料填充通孔来形成硅通孔。通常，穿过基底所形成的垂直通孔均具有相同的深度并且与晶片中形成的接垫对准。此外，设计与形成特定的布线线路，并且形成为做为硅通孔所在的端点。但是，这种特定的布线将使电路设计复杂化，特别是在双晶粒堆叠的设计中。上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开之目的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
技术实现思路
本公开提供一种半导体封装结构，包括：一第一基底、一第二基底、一互连结构、多个第一硅通孔导体、以及多个第二硅通孔导体。该第一基底具有一第一前表面和与该第一前表面相对的一第一背表面。该第二基底具有一第二前表面和与该第二前表面相对的一第二背表面。该互连结构设置在该第一基底的该第一前表面和该第二基底的该第二前表面之间。所述多个第一硅通孔导体从该第一基底的该第一背表面穿透该第一基底和该互连结构的一部分；所述多个第二硅通孔导体从该第一基底的该第一背表面穿透该第一基底和该互连结构的一部分。该互连结构包括一介电结构、设置在该介电结构内的多个第一连接层和设置在该介电结构内的多个环形的第二连接层。在一些实施例中，所述多个第一硅通孔导体中的至少一个和所述多个第一连接层中的一个接触。在一些实施例中，所述多个第二硅通孔导体中的至少一个和所述多个环形的第二连接层中的一个及所述多个第一连接层中的另一个接触。在一些实施例中，该半导体封装结构还包括：一第一蚀刻停止层，设置在该第一连接层的上方；以及一第二蚀刻停止层，设置在该第二连接层的上方。在一些实施例中，该第一蚀刻停止层设置在该第一连接层面向该第一基底的一表面的上方，该第二蚀刻停止层设置在该第二连接层面向该第一基底的一表面的上方。在一些实施例中，该第一连接层的该表面通过该第一蚀刻停止层与该介电结构分开，该第二连接层的该表面通过该第二蚀刻停止层与该介电结构分开。在一些实施例中，所述多个第一硅通孔导体中的所述至少一个穿过该介电结构的一部分和该第一蚀刻停止层并且延伸到该第一连接层中所述一个。在一些实施例中，所述多个第二硅通孔导体中的所述至少一个包括一第一部分和耦接到该第一部分的一第二部分。在一些实施例中，该第二硅通孔导体的该第一部分穿过该介电结构的一部分和该第二蚀刻停止层。在一些实施例中，该第二硅通孔导体的该第二部分穿过该环形的第二连接层、该介电结构的一部分和该第一蚀刻停止层并延伸到所述多个第一连接层中的所述另一个。在一些实施例中，该第一部分的一宽度大于该第二部分的一宽度。在一些实施例中，该互连结构还包括多个第三连接层，所述多个第三连接层电连接到所述多个第一连接层。在一些实施例中，所述多个第三连接层与所述多个第一硅通孔导体及所述多个第二硅通孔导体分开。在一些实施例中，在该互连结构内形成一界面。在一些实施例中，所述多个第一硅通孔导体中的至少一个穿过该界面。在一些实施例中，所述多个第二硅通孔导体中的至少一个穿过该界面。本公开另提供一种半导体结构的制备方法，包括下列步骤。提供一第一基底，该第一基底具有一第一前表面、与该第一前表面相对的一第一背表面、以及设置在该第一前表面上方的一第一互连结构。提供一第二基底，该第二基底具有一第二前表面、与该第二前表面相对的一第二背表面，以及设置在该第二前表面上方的一第二互连结构。接合该第一互连结构和该第二互连结构以形成一第三互连结构，该第三互连结构设置在该第一基底的该第一前表面和该第二基底的该第二前表面之间。在一些实施例中，该第三互连结构包括一介电结构、设置在该介电结构内的多个第一连接层、设置在所述多个第一连接层上方的多个第一蚀刻停止层、设置在该介电结构内的多个环形的第二连接层以及设置在所述多个环形的第二连接层上方的多个环形的第二蚀刻停止层。执行一第一蚀刻以形成穿透该第一基底和该第三互连结构的一部分的一第一通孔开口和一第二通孔开口。在一些实施例中，该第一连接层上方的多个第一蚀刻停止层中的至少一个通过该第一通孔开口的一底部暴露。该第二通孔开口包括彼此耦接的一第一部分和一第二部分。在一些实施例中，该第一连接层上方的该第一蚀刻停止层通过该第二通孔开口的该第二部分的一底部暴露。执行一第二蚀刻以去除该第一蚀刻停止层的一部分并且通过该第一通孔开口的底部和该第二通孔开口的该第二部分的底部来暴露该第一连接层。在该第一通孔开口内形成一第一硅通孔导体，在该第二通孔开口内形成一第二硅通孔导体。在一些实施例中，借助执行该第一蚀刻，通过该第一通孔开口的一侧壁暴露该介电结构，借助执行该第二蚀刻，通过该第一通孔开口的该侧壁暴露该第一蚀刻停止层。在一些实施例中，借助执行该第一蚀刻，通过该第二通孔开口的该第一部分的一侧壁暴露该介电结构。在一些实施例中，借助执行该第一蚀刻，通过该第二通孔开口的该第二部分的一侧壁暴露该环形的第二蚀刻停止层、该环形的第二连接层和该介电结构。在一些实施例中，借助执行该第二蚀刻，通过该第二通孔开口的该第一部分的该侧壁暴露该介电结构及该环形的第二蚀刻停止层。在一些实施例中，借助执行该第二蚀刻，通过该第二通孔开口的该第二部分的该侧壁暴露该介电结构及该第一蚀刻停止层。在一些实施例中，该第二通孔开口的该第二部分的一宽度小于该第二通孔开口的该第一部分的一宽度。在一些实施例中，该第一蚀刻停止层设置在该第一连接层的上方、面向该第一基底的一表面的上方，该环形的第二蚀刻停止层设置在该环形的第二连接层的上方、面向该第一基底的一表面的上方。在一些实施例中，该第三互连结构还包括多个第三连接层，所述多个第三连接层电连接到所述多个第一连接层并且与该第一硅通孔导体本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，包括：/n一第一基底，该第一基底包括一第一前表面和与该第一前表面相对的一第一背表面；/n一第二基底，该第二基底包括一第二前表面和与该第二前表面对的一第二背表面；/n一互连结构，设置在该第一基底的该第一前表面和该第二基底的该第二前表面之间，其中该互连结构包括一介电结构、设置在该介电结构内的多个第一连接层，以及设置在该介电结构内的多个环形的第二连接层；/n多个第一硅通孔导体，从该第一基底的该第一背表面穿透该第一基底和该互连结构的一部分；以及/n多个第二硅通孔导体，从该第一基底的该第一背表面穿透该第一基底和该互连结构的一部分；/n其中所述多个第一硅通孔导体中的至少一个和所述多个第一连接层中的一个接触，并且所述多个第二硅通孔导体中的至少一个和所述多个环形的第二连接层中的一个及所述多个第一连接层中的另一个接触。/n

【技术特征摘要】
20181123 US 62/770,942;20190110 US 16/244,7941.一种半导体封装结构，包括：
一第一基底，该第一基底包括一第一前表面和与该第一前表面相对的一第一背表面；
一第二基底，该第二基底包括一第二前表面和与该第二前表面对的一第二背表面；
一互连结构，设置在该第一基底的该第一前表面和该第二基底的该第二前表面之间，其中该互连结构包括一介电结构、设置在该介电结构内的多个第一连接层，以及设置在该介电结构内的多个环形的第二连接层；
多个第一硅通孔导体，从该第一基底的该第一背表面穿透该第一基底和该互连结构的一部分；以及
多个第二硅通孔导体，从该第一基底的该第一背表面穿透该第一基底和该互连结构的一部分；
其中所述多个第一硅通孔导体中的至少一个和所述多个第一连接层中的一个接触，并且所述多个第二硅通孔导体中的至少一个和所述多个环形的第二连接层中的一个及所述多个第一连接层中的另一个接触。


2.如权利要求1所述的半导体封装结构，还包括：一第一蚀刻停止层，设置在该第一连接层的上方；以及一第二蚀刻停止层，设置在该第二连接层的上方。


3.如权利要求2所述的半导体封装结构，其中该第一蚀刻停止层设置在该第一连接层面向该第一基底的一表面的上方，该第二蚀刻停止层设置在该第二连接层面向该第一基底的一表面的上方。


4.如权利要求3所述的半导体封装结构，其中该第一连接层的该表面通过该第一蚀刻停止层与该介电结构分开，该第二连接层的该表面通过该第二蚀刻停止层与该介电结构分开。


5.如权利要求2所述的半导体封装结构，其中所述多个第一硅通孔导体中的所述至少一个穿过该介电结构的一部分和该第一蚀刻停止层并且延伸到该第一连接层中的所述一个。


6.如权利要求2所述的半导体封装结构，其中所述多个第二硅通孔导体中的所述至少一个包括一第一部分和耦接到该第一部分的一第二部分。


7.如权利要求6所述的半导体封装结构，其中该第二硅通孔导体的该第一部分穿过该介电结构的一部分和该第二蚀刻停止层，该第二硅通孔导体的该第二部分穿过该环形的第二连接层、该介电结构的一部分以和该第一蚀刻停止层并且延伸到所述多个第一连接层中的所述另一个。


8.如权利要求6所述的半导体封装结构，其中该第一部分的一宽度大于该第二部分的一宽度。


9.如权利要求6所述的半导体封装结构，其中该互连结构还包括多个第三连接层，所述多个第三连接层电连接到所述多个第一连接层并且与所述多个第一硅通孔导体和所述多个第二硅通孔导体分开。


10.如权利要求1所述的半导体封装结构，其中在该互连结构内形成一界面。


11.如权利要求10所述的半导体封装结构，其中所述多个第一硅通孔导体中的至少一个穿过该界面。


12.如权利要求10所述的半导体...

【专利技术属性】
技术研发人员：丘世仰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71