一种SGT-MOSFET半导体器件制造技术

本发明专利技术提供一种SGT‑MOSFET半导体器件，属于半导体技术领域，其结构包括N型重掺杂半导体衬底和位于N型重掺杂半导体衬底上表面的N型半导体漂移区；N型半导体漂移区的上表面设有P型区，P型区上表面设有N型重掺杂半导体源区，N型重掺杂半导体源区设有贯穿P型区并延伸至N型半导体漂移区中的控制栅；N型重掺杂半导体源区设有贯穿P型区并延伸至N型半导体漂移区中的屏蔽栅；控制栅设置有至少一个，屏蔽栅设置有至少两个，控制栅设置在相临的两个屏蔽栅之间。本发明专利技术利用分裂栅和浮置P阱技术极大改善了沟槽栅器件性能。本发明专利技术的浮置P阱配置、以及N‑漂移区的配置具有优化的电场分布结构，提高器件耐压，降低导通电阻，从而降低驱动损耗和开关损耗。

Sgt-mosfet semiconductor device

【技术实现步骤摘要】
一种SGT-MOSFET半导体器件
本专利技术涉及功率半导体
，具体地说是一种SGT-MOSFET半导体器件。
技术介绍
SGT-MOSFET是一种新型的功率半导体器件，具有传统深沟槽MOSFET的低导通损耗的优点，同时具有更加低的开关损耗。SGT-MOSFET作为开关器件应用于新能源电动车、新型光伏发电、节能家电等领域的电机驱动系统、逆变器系统及电源管理系统，是核心功率控制部件。SGT-MOSFET是一种深沟槽纵向结构的MOSFET，采用了一种独立的处于漏端与栅端之间的场板，屏蔽栅接源极电位，与漏极之间形成的源漏寄生电容不会明显增加器件的开关时间。SGT-MOSFET功率器件具有较小的栅漏寄生电容，开关损耗低，开关速度更快，具有更好的器件性能。传统SGT-MOSFET的沟槽结构由两个多晶硅部分组成：上半部分是控制栅，下半部分是屏蔽栅，屏蔽栅位于控制栅下方，如附图1所示。器件导通时漏极电流沿着沟槽的纵向侧壁，在体区表面形成反型层沟道。当源极加正偏压时，电子沿反型层沟道，从源区传输到漏区。电子从源区通过沟道后，进入槽栅底部的漂移区，然后电流在整个元胞横截面宽度内展开。传统结构的电场分布结构单一，导通电阻大，器件耐压性能不佳，对驱动损耗和开关损耗太大。
技术实现思路
本专利技术的技术任务是解决现有技术的不足，提供一种SGT-MOSFET半导体器件。本专利技术的技术方案是按以下方式实现的，本专利技术的一种SGT-MOSFET半导体器件，其结构包括N型重掺杂半导体衬底（1）和位于N型重掺杂半导体衬底（1）上表面的N型半导体漂移区（2）；N型半导体漂移区（2）的上表面设有P型区（3），P型区（3）上表面设有N型重掺杂半导体源区（4），N型重掺杂半导体源区（4）设有贯穿P型区（3）并延伸至N型半导体漂移区（2）中的控制栅（5）；N型重掺杂半导体源区（4）设有贯穿P型区（3）并延伸至N型半导体漂移区（2）中的屏蔽栅（6）；控制栅（5）设置有至少一个，屏蔽栅（6）设置有至少两个，控制栅（5）设置在相临的两个屏蔽栅（6）之间；控制栅（5）设有与N型半导体漂移区（2）、P型区（3）及N型重掺杂半导体源区（4）相接触的控制栅绝缘介质（7），控制栅（5）设有由控制栅绝缘介质（7）包围的控制栅导电材料（9）；屏蔽栅（6）设有与N型半导体漂移区（2）、P型区（3）及N型重掺杂半导体源区（4）相接触的屏蔽栅绝缘介质（77）和由屏蔽栅绝缘介质（77）包围的屏蔽栅导电材料（8）；N型重掺杂半导体源区（4）上表面引出源电极（12），屏蔽栅导电材料（8）上表面引出屏蔽栅源电极（13）；控制栅导电材料（9）上表面引出栅电极（14），N型重掺杂半导体衬底（1）下表面引出漏电极（15）。该器件内可只设置有三个多晶硅部分，三个多晶硅部分分别是一个控制栅和两个屏蔽栅，控制栅设置在左右相临的两个屏蔽栅之间。控制栅（5）从N型重掺杂半导体源区（4）层表面向下贯穿P型区（3）层并延伸到N型半导体漂移区（2）层内；屏蔽栅（6）从N型重掺杂半导体源区（4）层表面向下贯穿P型区（3）层并延伸到N型半导体漂移区（2）层内。屏蔽栅（6）底端向下探入N型半导体漂移区（2）层内的深度大于控制栅（5）底端向下探入N型半导体漂移区（2）层内的深度。相临的控制栅（5）和屏蔽栅（6）之间具有N型重掺杂半导体源区（4）、P型区（3）以及N型半导体漂移区（2）的相隔距离。具有浮置P阱（10）的设计方案一：控制栅（5）探入到N型半导体漂移区（2）层内的底端设有处于N型半导体漂移区（2）中的浮置P阱（10），控制栅（5）底端的浮置P阱（10）和N型半导体漂移区（2）形成PN结。具有浮置P阱（10）的设计方案二：屏蔽栅（6）探入到N型半导体漂移区（2）层内的底端设有处于N型半导体漂移区（2）中的浮置P阱（10），屏蔽栅（6）底端的浮置P阱（10）和N型半导体漂移区（2）形成PN结。具有浮置P阱（10）的设计方案三：控制栅（5）和屏蔽栅（6）探入到N型半导体漂移区（2）层内的底端均设有处于N型半导体漂移区（2）中的浮置P阱（10）；控制栅（5）底端的浮置P阱（10）和N型半导体漂移区（2）形成PN结；屏蔽栅（6）底端的浮置P阱（10）和N型半导体漂移区（2）形成PN结。拓展设计方案：N型半导体漂移区（2）的底缘到N型重掺杂半导体衬底（1）之间设有N-漂移区（11）层。优化设计方案：N型半导体漂移区（2）的底缘到N型重掺杂半导体衬底（1）之间设有N-漂移区（11）层，屏蔽栅（6）底端的浮置P阱（10）设在N-漂移区（11）层内。本专利技术与现有技术相比所产生的有益效果是：本专利技术的一种SGT-MOSFET半导体器件利用分裂栅和浮置P阱技术显著降低导通电阻，提高器件耐压，极大改善了沟槽栅器件性能。本专利技术的N型半导体漂移区的浮置P阱配置、以及N-漂移区的配置具有优化的电场分布结构，提高器件耐压，降低导通电阻，从而降低驱动损耗和开关损耗。本专利技术的一种SGT-MOSFET半导体器件，其设计合理、结构简单、安全可靠、使用方便、易于维护，具有很好的推广使用价值。附图说明附图1是现有技术下的传统SGT-MOSFET的结构示意图；附图2是本专利技术的实施例一的结构示意图；附图3是本专利技术的实施例二的结构示意图；附图4是本专利技术的实施例三的结构示意图。附图中的标记分别表示：1、N型重掺杂半导体衬底，2、N型半导体漂移区，3、P型区，4、N型重掺杂半导体源区，5、控制栅，6、屏蔽栅，7、控制栅绝缘介质，77、屏蔽栅绝缘介质，8、屏蔽栅导电材料，9、控制栅导电材料，10、浮置P阱，11、N-漂移区，12、源电极，13、屏蔽栅源电极，14、栅电极，15、漏电极。具体实施方式下面结合附图对本专利技术的一种SGT-MOSFET半导体器件作以下详细说明。本专利技术的一种SGT-MOSFET半导体器件，采用分裂栅结构，由三个多晶硅部分组成：一个控制栅和两个屏蔽栅，控制栅位于两个屏蔽栅中间，该器件包括N型重掺杂半导体衬底1和位于N型重掺杂半导体衬底1上表面的N型半导体漂移区2；所述N型半导体漂移区2上表面具有P型区3；所述P型区3上表面具有N型重掺杂半导体源区4；所述N型重掺杂半导体源区4中部具有贯穿P型区3并延伸至N型半导体漂移区2中的控制栅5；所述N型重掺杂半导体源区4两侧具有贯穿P型区3并延伸至N型半导体漂移区2中的屏蔽栅6；所述屏蔽栅6具有与N型半导体漂移区2、P型区3及N型重掺杂半导体源区4相接触的屏蔽栅绝缘介质77和由屏蔽栅绝缘介质77包围的屏蔽栅导电材料8；所述控制栅5具有与N型半导体漂移区2、P型区3及N型重掺杂半导体源区4相接触的控制栅绝缘介质7和由控制栅绝缘介质本文档来自技高网...

【技术保护点】
1.一种SGT-MOSFET半导体器件，其特征在于包括N型重掺杂半导体衬底（1）和位于N型重掺杂半导体衬底（1）上表面的N型半导体漂移区（2）；/nN型半导体漂移区（2）的上表面设有P型区（3），/nP型区（3）上表面设有N型重掺杂半导体源区（4），/nN型重掺杂半导体源区（4）设有贯穿P型区（3）并延伸至N型半导体漂移区（2）中的控制栅（5）；/nN型重掺杂半导体源区（4）设有贯穿P型区（3）并延伸至N型半导体漂移区（2）中的屏蔽栅（6）；/n控制栅（5）设置有至少一个，屏蔽栅（6）设置有至少两个，/n控制栅（5）设置在相临的两个屏蔽栅（6）之间；/n控制栅（5）设有与N型半导体漂移区（2）、P型区（3）及N型重掺杂半导体源区（4）相接触的控制栅绝缘介质（7），控制栅（5）设有由控制栅绝缘介质（7）包围的控制栅导电材料（9）；/n屏蔽栅（6）设有与N型半导体漂移区（2）、P型区（3）及N型重掺杂半导体源区（4）相接触的屏蔽栅绝缘介质（77）和由屏蔽栅绝缘介质（77）包围的屏蔽栅导电材料（8）；/nN型重掺杂半导体源区（4）上表面引出源电极（12），/n屏蔽栅导电材料（8）上表面引出屏蔽栅源电极（13）；/n控制栅导电材料（9）上表面引出栅电极（14），/nN型重掺杂半导体衬底（1）下表面引出漏电极（15）。/n...

【技术特征摘要】
1.一种SGT-MOSFET半导体器件，其特征在于包括N型重掺杂半导体衬底（1）和位于N型重掺杂半导体衬底（1）上表面的N型半导体漂移区（2）；
N型半导体漂移区（2）的上表面设有P型区（3），
P型区（3）上表面设有N型重掺杂半导体源区（4），
N型重掺杂半导体源区（4）设有贯穿P型区（3）并延伸至N型半导体漂移区（2）中的控制栅（5）；
N型重掺杂半导体源区（4）设有贯穿P型区（3）并延伸至N型半导体漂移区（2）中的屏蔽栅（6）；
控制栅（5）设置有至少一个，屏蔽栅（6）设置有至少两个，
控制栅（5）设置在相临的两个屏蔽栅（6）之间；
控制栅（5）设有与N型半导体漂移区（2）、P型区（3）及N型重掺杂半导体源区（4）相接触的控制栅绝缘介质（7），控制栅（5）设有由控制栅绝缘介质（7）包围的控制栅导电材料（9）；
屏蔽栅（6）设有与N型半导体漂移区（2）、P型区（3）及N型重掺杂半导体源区（4）相接触的屏蔽栅绝缘介质（77）和由屏蔽栅绝缘介质（77）包围的屏蔽栅导电材料（8）；
N型重掺杂半导体源区（4）上表面引出源电极（12），
屏蔽栅导电材料（8）上表面引出屏蔽栅源电极（13）；
控制栅导电材料（9）上表面引出栅电极（14），
N型重掺杂半导体衬底（1）下表面引出漏电极（15）。


2.根据权利要求1所述的一种SGT-MOSFET半导体器件，其特征在于：该器件采用分裂栅结构，该器件内设置有三个多晶硅部分，三个多晶硅部分分别是一个控制栅和两个屏蔽栅，控制栅设置在左右相临的两个屏蔽栅之间。


3.根据权利要求1所述的一种SGT-MOSFET半导体器件，其特征在于：
控制栅（5）从N型重掺杂半导体源区（4）层表面向下贯穿P型区（3）层并延伸到N型半导体漂移区（2）层内；
屏蔽栅（6）从N型重掺杂半导体源区（4）层表面向下贯穿P型区（3）层并延伸到N型半导体漂移区（2）层内。


4.根据权利要求1所述的一种SGT...

【专利技术属性】
技术研发人员：张帅，黄昕，张攀，
申请(专利权)人：济南安海半导体有限公司，
类型：发明
国别省市：山东;37