形成半导体装置的方法及相关半导体装置及系统制造方法及图纸

本申请案涉及形成半导体装置的方法以及相关半导体装置及系统。形成半导体装置的方法包括在材料上形成牺牲结构及支撑柱。在牺牲结构及支撑柱上方形成层级，且形成层级柱及层级开口以暴露牺牲结构。层级开口的一或多者包括大于其它层级开口的临界尺寸。移除牺牲结构以形成空腔。在层级柱的侧壁、空腔及一或多个层级开口上方形成单元膜。在层级开口中邻近单元膜形成填充材料，并从其它层级开口移除一部分以形成邻近最上层级的凹槽。从一或多个层级开口移除大致所有填充材料。在凹槽及一或多个层级开口中形成掺杂多晶硅材料。在凹槽中及在一或多个层级开口中形成导电材料。在狭缝区中形成开口且在开口中形成电介质材料。还揭示额外方法、半导体装置及系统。

Methods of forming semiconductor devices and related semiconductor devices and systems

【技术实现步骤摘要】
形成半导体装置的方法及相关半导体装置及系统优先权主张本申请案主张2018年11月19日申请的针对“形成半导体装置的方法及相关半导体装置及系统(MethodsofFormingaSemiconductorDevice,AndRelatedSemiconductorDevicesAndSystems)”的序列号为16/194,946的美国专利申请案的申请日期的权益。
本文揭示的实施例涉及半导体装置及半导体装置的制造。更特定来说，本专利技术的实施例涉及形成半导体装置的方法以及包含源极的相关存储器装置及系统。
技术介绍
半导体装置设计者通常期望通过减小个别特征的尺寸并通过减小相邻特征之间的距离来增加半导体装置内的特征的集成度或密度。另外，半导体装置设计者通常期望设计不仅紧凑而且提供性能优势以及简化设计的架构。半导体工业的持续目标是增加例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元的数目)。在非易失性存储器装置中增加存储器密度的一种方法是实施垂直存储器阵列(也称为“三维(3D)存储器阵列”)。常规垂直存储器阵列包含存储器单元柱，其延伸通过交替导电结构及绝缘结构的层级，其中导电结构充当控制栅极。存储器单元柱包含定位在源极区与漏极区之间的沟道区。与具有电组件的常规平面(例如二维)布置的结构相比，所述配置通过在裸片上向上(例如，纵向、垂直)构建阵列来允许在单位裸片面积中放置更多数目的电组件(例如晶体管)。为向存储器装置施加电势，将互连件之上的掺杂硅晶片或导电材料用作源极。为将存储器单元的沟道区电连接到源极，针对层级的每一层面进行所谓的“柱冲孔”蚀刻工艺。在单元材料上方形成牺牲多晶硅材料，以在随后进行的柱冲孔蚀刻工艺期间保护单元材料，所述柱冲孔蚀刻工艺移除存储器单元柱底部的牺牲多晶硅材料及下伏单元材料。在进行柱冲孔蚀刻之后，移除剩余牺牲多晶硅材料，并且在单元材料上方形成沟道材料。在包含层级的多个层面的存储器装置中，针对每一层面进行柱冲孔蚀刻工艺以用于正确对准。然而，随着存储器单元柱的纵横比继续增加，层级的层面之间的对准问题使柱冲孔蚀刻具有挑战性。
技术实现思路
揭示一种形成半导体装置的方法。所述方法包括在材料上形成牺牲结构及支撑柱，牺牲结构在柱区与狭缝区之间延伸。层级形成在牺牲结构及支撑柱上方，并且移除柱区中的层级的一部分以形成层级柱及层级开口并暴露牺牲结构及支撑柱。层级开口中的一或多者包括比其它层级开口更大的临界尺寸。移除牺牲结构以形成空腔，空腔包括互连部分以及在狭缝区中的空腔的一部分及在柱区中的空腔的一部分。在层级柱的侧壁上方、在空腔的侧壁上方以及在包括更大临界尺寸的层级开口中的一或多者的侧壁上方形成单元膜。在层级开口中并邻近单元膜形成填充材料。从其它层级开口移除填充材料的一部分以形成邻近最上层级的凹槽，并从包括更大临界尺寸的层级开口中的一或多者移除大体上所有填充材料。在凹槽中以及在包括更大临界尺寸的层级开口中的一或多者中形成掺杂多晶硅材料。在凹槽中以及在包括更大临界尺寸的层级开口中的一或多者中形成邻近掺杂多晶硅材料的导电材料。在狭缝区中形成开口并且在开口中形成电介质材料。揭示形成半导体装置的另一种方法。所述方法包括：邻近牺牲结构及支撑柱形成层级；以及移除柱区中的层级的一部分以形成层级柱及层级开口，并暴露牺牲结构及支撑柱。通过层级开口移除牺牲结构，以形成在狭缝区与柱区之间延伸的空腔。在层级柱的侧壁上方及在空腔的侧壁上方形成单元膜。在层级开口中形成填充材料。从层级开口移除填充材料的一部分以形成邻近最上层级的凹槽。形成邻近包括单元膜及填充材料的层级开口的接触开口。移除在接触开口之下的牺牲结构以延伸空腔，以及在接触开口中及在接触开口之下的空腔中形成氧化物材料。在凹槽中、在空腔中以及在接触开口中形成掺杂多晶硅材料，以及在凹槽中、在空腔中以及在接触开口中形成导电材料。在狭缝区中形成开口以及在开口中形成电介质材料。还揭示一种半导体装置，且其包括存储器单元，所述存储器单元包括交替电介质材料及导电材料的层级。单元膜邻近层级。源极在存储器单元之下并由单元膜环绕。源极与存储器单元电连通。还揭示一种系统，其包含源极，所述源极电连接到存储器单元阵列。源极在存储器单元阵列之下且由存储器单元的单元膜环绕。处理器与至少一个输入装置、至少一个输出装置及存储器单元可操作地通信。附图说明图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A及11到15是展示根据本专利技术实施例的半导体装置的源极的各个制造阶段的横截面图；图1B、2B、3B、4B、5B、6B、7B、8B、9B及10B是展示根据本专利技术的实施例的半导体装置的源极的制造的各个阶段的俯视图；图16是说明根据本专利技术的实施例的包括源极的半导体装置的示意框图；及图17是说明根据本专利技术的实施例的包含包括源极的半导体装置的系统的示意框图。具体实施方式揭示例如存储器装置的半导体装置的源极，以及形成含有所述源极的半导体装置的方法及含有所述源极的系统。半导体装置(例如，存储器装置)包含源极、漏极、单元膜及存储器单元。根据本专利技术的实施例形成的源极由半导体装置的存储器单元的单元膜(例如，单元材料及沟道材料)环绕，从而消除进行柱冲孔蚀刻动作以将存储器单元的单元材料及沟道材料电连接到源极的必要性。源极定位在存储器单元之下，并且与存储器单元的单元材料及沟道材料电接触(例如，电耦合到其)。根据本专利技术的实施例的方法用于形成三维(3D)半导体装置，例如3DNAND快闪存储器装置，其包含(但不限于)3D浮动栅极NAND快闪存储器装置或3D替换栅极NAND快闪存储器装置。所述源极起到在3D半导体装置的使用及操作期间施加恒定电势的作用。在一些实施例中，通过更大层级开口提供形成源极的接达。在另一实施例中，通过接触开口提供源极接达。大层级开口或接触开口的临界尺寸(CD)取决于将在其中形成的材料。通过使用更大层级开口或接触开口以提供接达，将源极的材料形成在期望位置中。在形成狭缝开口(通过狭缝开口进行替换栅极工艺)之前，通过大层级开口或通过接触开口形成源极。形成3D半导体装置的方法还能够实现源极及漏极的大体上同时掺杂剂激活，以及源极及漏极中的大体上同时的金属化形成。金属化提供对源极充电的导电路径。下文描述提供特定细节，例如材料类型、材料厚度及工艺条件，以便提供对本文所描述实施例的透彻描述。然而，所属领域的技术人员将理解，可在不采用这些特定细节的情况下实践本文揭示的实施例。实际上，可结合半导体工业中采用的常规制造技术来实践实施例。另外，本文提供的描述不形成对半导体装置的完整描述或用于制造半导体装置的完整工艺流程，并且下文描述的结构不形成完整半导体装置。下文仅详细描述理解本文描述的实施例所必需的那些工艺动作及结构。可通过常规技术执行形成完整半导体装置的额外动作。本文描述的材料可通过常规技术形成，其包含(但不限于)旋涂、毯涂、化学气相沉积(CVD)、原子层沉积(ALD)、等离本文档来自技高网...

【技术保护点】
1.一种形成半导体装置的方法，其包括：/n在材料上形成牺牲结构及支撑柱，所述牺牲结构在柱区与狭缝区之间延伸；/n在所述牺牲结构及支撑柱上方形成层级；/n移除所述柱区中的所述层级的一部分以形成层级柱及层级开口并暴露所述牺牲结构及所述支撑柱，所述层级开口中的一或多者包括比其它层级开口更大的临界尺寸；/n移除所述牺牲结构以形成空腔，所述空腔包括互连部分以及所述空腔在所述狭缝区中的一部分及所述空腔在所述柱区中的一部分；/n在所述层级柱的侧壁上方、在所述空腔的侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的侧壁上方形成单元膜；/n在所述层级开口中并邻近所述单元膜形成填充材料；/n从所述其它层级开口移除所述填充材料的一部分以形成邻近最上层级的凹槽，并从包括所述更大临界尺寸的所述层级开口中的所述一或多者移除大体上所有所述填充材料；/n在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成掺杂多晶硅材料；/n在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料；/n在所述狭缝区中形成开口；以及/n在所述开口中形成电介质材料。/n...

【技术特征摘要】
20181119 US 16/194,9461.一种形成半导体装置的方法，其包括：
在材料上形成牺牲结构及支撑柱，所述牺牲结构在柱区与狭缝区之间延伸；
在所述牺牲结构及支撑柱上方形成层级；
移除所述柱区中的所述层级的一部分以形成层级柱及层级开口并暴露所述牺牲结构及所述支撑柱，所述层级开口中的一或多者包括比其它层级开口更大的临界尺寸；
移除所述牺牲结构以形成空腔，所述空腔包括互连部分以及所述空腔在所述狭缝区中的一部分及所述空腔在所述柱区中的一部分；
在所述层级柱的侧壁上方、在所述空腔的侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的侧壁上方形成单元膜；
在所述层级开口中并邻近所述单元膜形成填充材料；
从所述其它层级开口移除所述填充材料的一部分以形成邻近最上层级的凹槽，并从包括所述更大临界尺寸的所述层级开口中的所述一或多者移除大体上所有所述填充材料；
在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成掺杂多晶硅材料；
在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料；
在所述狭缝区中形成开口；以及
在所述开口中形成电介质材料。


2.根据权利要求1所述的方法，其中在所述牺牲结构及支撑柱上方形成层级包括在所述牺牲结构及支撑柱上方形成交替电介质材料及氮化物材料。


3.根据权利要求2所述的方法，其中在所述狭缝区中形成开口包括移除所述狭缝区中的所述交替电介质材料及氮化物材料的一部分。


4.根据权利要求1到3中任一权利要求所述的方法，其中移除所述牺牲结构以形成空腔包括形成由所述支撑柱的表面及所述层级的表面界定且在所述层级之下的所述空腔。


5.根据权利要求1到3中任一权利要求所述的方法，其中在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料包括用所述导电材料大体上填充所述凹槽及包括所述更大临界尺寸的所述层级开口中的所述一或多者。


6.根据权利要求1到3中任一权利要求所述的方法，其中在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料包括在所述空腔中形成源极，所述源极包括所述导电材料。


7.根据权利要求1到3中任一权利要求所述的方法，其中在所述层级开口中并邻近所述单元膜形成填充材料包括用所述填充材料大体上完整填充所述其它层级开口以及部分填充包括所述更大临界尺寸的所述层级开口中的所述一或多者。


8.根据权利要求1到3中任一权利要求所述的方法，其中在所述层级柱的侧壁上方、在所述空腔的侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的侧壁上方形成单元膜包括：
在所述层级柱的所述侧壁上方、在所述空腔的所述侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的所述侧壁上方形成单元材料；以及
在所述单元材料上方形成沟道材料。


9.根据权利要求1到3中任一权利要求所述的方法，其进一步包括在所述凹口中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成所述掺杂多晶硅材料之前，从所述空腔移除所述填充材料。


10.一种形成半导体装置的方法，其包括：
邻近牺牲结构及支撑柱形成层级；
移除柱区中的所述层级的一部分以形成层级柱及层级开口，并暴露所述牺牲结构及所述支撑柱；
通过所述层级开口移除所述牺牲结构，以形成在狭缝区与所述柱区之间延伸的空腔；
在所述层级柱的侧壁上方及在所述空腔的侧壁上方形成单元膜；
在所述层级开口中形成填充材料；
从所述层级开口移除所述填充材料的一部分以形成邻近最上层级的凹槽；
形成邻近包括所述单元膜及所述填充材料的所述层级开口的接...

【专利技术属性】
技术研发人员：D·A·克朗皮特，D·H·威尔士，J·D·霍普金斯，K·Y·泰特斯，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US