3D存储器件及其制造方法技术

本申请公开了一种3D存储器件及其制造方法。所述3D存储器件的制造方法包括：在衬底上形成第一叠层结构，所述第一叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；形成贯穿所述第一叠层结构的沟道孔，所述沟道孔延伸至所述衬底中；在所述沟道孔的底部形成外延层；形成覆盖所述沟道孔的侧壁以及所述外延层的顶表面上的功能层和所述保护层，其中，所述保护层为多晶硅层；去除部分的所述功能层和所述保护层以形成开口以暴露出所述外延层的表面；在所述沟道孔的侧壁上形成沟道结构。本申请采用多晶硅作为保护层，提高氢氧化铵的刻蚀速率，减少刻蚀时间，可以防止外延层的过多损耗，从而提高3D存储器件的良率和可靠性。

3D memory device and its manufacturing method

【技术实现步骤摘要】
3D存储器件及其制造方法
本专利技术涉及存储器技术，更具体地，涉及3D存储器件及其制造方法。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。在NAND结构的3D存储器件中，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用单沟道组(SingleChannelholeFormation，SCF)结构形成具有存储功能的存储单元串。叠层结构包括用于存储的平台区域(GiantBlockregion)和用于电连接的台阶区域(stair-stepregion)，位于台阶区域的栅极导体图案化为台阶状，并通过导电通道连接至字线。随着存储器件中沿垂直方向堆叠的存储单元层数越来越多，需要更厚的介质层填充叠层结构的台阶区域，以使存储器件表面平整，有利于覆盖层的形成。现有技术中，阵列平坦化(ArrayPlanarization，APL)工艺的步骤包括：在半导体结构表面形成介质层，以及对介质层进行退火；利用掩膜在介质层表面形成开口；利用掩膜刻蚀去除部分介质层；对半导体结构表面进行化学机械抛光；去除阻挡层；以及化学机械抛光。现有的化学机械抛光(ChemicalMechanicalPolishing，CMP)工艺无法覆盖作为停止层的阻挡层；轻微的化学机械抛光(bufferoxideCMP，BFOX)处理越多，越难控制平台区域的氧化物范围；随着介质层加厚，介质层的均匀性逐渐变差，将直接影响切割区(ScribeLine，SCL)的形成，从而影响平台区域和切割区的高度差(stepheight)。期望进一步改进存储器件的结构及其制造方法，以提高存储器件的良率和可靠性。
技术实现思路
本专利技术的目的是提供一种改进的3D存储器件及其制造方法，修复由于填充层沉积不均匀的而导致的高度差，使得3D存储器件的表面更加平坦。根据本专利技术的一方面，提供一种3D存储器件的制造方法，包括：在半导体衬底上形成叠层结构，所述半导体衬底包括器件区与切割区，所述叠层结构位于所述器件区，所述切割区位于所述器件区的一侧；在所述叠层结构上形成第一掩膜层；形成覆盖第一掩膜层与所述切割区的填充层；对所述填充层进行退火处理；形成覆盖所述填充层的阻挡层；研磨所述阻挡层与所述填充层，并停止于所述第一掩膜层以及位于所述切割区的所述阻挡层，以对所述填充层进行初步平坦化；形成覆盖所述第一掩膜层与所述切割区的第二掩膜层；去除位于切割区的第二掩膜层以暴露位于所述切割区的所述阻挡层；研磨位于所述切割区的所述阻挡层，并停止于所述第二掩膜层；去除第二掩膜层以暴露所述第一掩膜层以及所述填充层；研磨部分所述填充层，并停止于所述第一掩膜层；以及去除所述第一掩膜层。优选地，所述叠层结构包括相邻的平台区与台阶区，所述台阶区与所述切割区相邻，所述第一掩膜层位于所述平台区的表面，所述制造方法还包括：分别在所述第一掩模层与所述填充层之间以及所述台阶区与所述填充层之间形成介电层；以及采用刻蚀工艺去除至少部分位于所述平台区的所述阻挡层、所述填充层以及所述介电层，其中，所述刻蚀在到达所述第一掩模层时停止。优选地，所述阻挡层的材料与所述第一掩模层的材料相同。优选地，覆盖所述切割区形成所述填充层时，以高于第一掩膜层的表面相对于所述半导体衬底的水平高度为基准形成所述填充层，以使位于所述切割区的所述填充层的水平高度高于所述第一掩膜层的水平高度。优选地，采用轻微化学机械研磨的方法研磨位于切割区的所述阻挡层，并通过控制研磨时间使得所述研磨停止在所述第二掩膜层上。优选地，所述叠层结构包括交替堆叠的层间介质层与牺牲层，所述制造方法还包括：贯穿所述叠层结构形成多个沟道柱与栅线隙；以及经所述栅线隙将所述多个牺牲层替换为栅极导体层。优选地，所述第一掩膜层、所述阻挡层以及第二掩模层的材料均包括氮化硅。优选地，所述填充层的材料包括氧化硅。优选地，采用高选择比的干法蚀刻工艺去除位于切割区的第二掩膜层以暴露位于所述切割区的所述阻挡层，其中，所述高选择比大于10:1。根据本专利技术的另一方面，提供一种3D存储器件，采用上述所述的制造方法形成。本专利技术实施例提供的3D存储器件及其制造方法，通过在第一掩膜层和位于切割区的阻挡层上形成第二掩膜层，对切割区和器件区分别进行研磨的同时也对填充层进行研磨，实现了对器件的多次平坦化目的，修复了由于填充层沉积不均匀的而导致的高度差，从而使得器件的表面更加平坦，解决了在后续形成沟道柱与栅线隙掩模的步骤中，光刻散焦的问题或掩模与器件之间形成空隙的问题。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1a和1b分别示出3D存储器件的存储单元串的等效电路图和结构示意图。图2示出根据本专利技术实施例的3D存储器的立体结构示意图。图3a至图3k示出根据本专利技术实施例的3D存储器件制造方法的各个阶段的截面图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。本专利技术可以各种形式呈现，以下将描述其中一些示例。图1a和1b分别示出3D存储器件的存储单元串的电路图和结构示意图。在该实施例中示出本文档来自技高网...

【技术保护点】
1.一种3D存储器件的制造方法，包括：/n在半导体衬底上形成叠层结构，所述半导体衬底包括器件区与切割区，所述叠层结构位于所述器件区，所述切割区位于所述器件区的一侧；/n在所述叠层结构上形成第一掩膜层；/n形成覆盖第一掩膜层与所述切割区的填充层；/n对所述填充层进行退火处理；/n形成覆盖所述填充层的阻挡层；/n研磨所述阻挡层与所述填充层，并停止于所述第一掩膜层以及位于所述切割区的所述阻挡层，以对所述填充层进行初步平坦化；/n形成覆盖所述第一掩膜层与所述切割区的第二掩膜层；/n去除位于切割区的第二掩膜层以暴露位于所述切割区的所述阻挡层；/n研磨位于所述切割区的所述阻挡层，并停止于所述第二掩膜层；/n去除第二掩膜层以暴露所述第一掩膜层以及所述填充层；/n研磨部分所述填充层，并停止于所述第一掩膜层；以及/n去除所述第一掩膜层。/n

【技术特征摘要】
1.一种3D存储器件的制造方法，包括：
在半导体衬底上形成叠层结构，所述半导体衬底包括器件区与切割区，所述叠层结构位于所述器件区，所述切割区位于所述器件区的一侧；
在所述叠层结构上形成第一掩膜层；
形成覆盖第一掩膜层与所述切割区的填充层；
对所述填充层进行退火处理；
形成覆盖所述填充层的阻挡层；
研磨所述阻挡层与所述填充层，并停止于所述第一掩膜层以及位于所述切割区的所述阻挡层，以对所述填充层进行初步平坦化；
形成覆盖所述第一掩膜层与所述切割区的第二掩膜层；
去除位于切割区的第二掩膜层以暴露位于所述切割区的所述阻挡层；
研磨位于所述切割区的所述阻挡层，并停止于所述第二掩膜层；
去除第二掩膜层以暴露所述第一掩膜层以及所述填充层；
研磨部分所述填充层，并停止于所述第一掩膜层；以及
去除所述第一掩膜层。


2.根据权利要求1所述的制造方法，其特征在于，所述叠层结构包括相邻的平台区与台阶区，所述台阶区与所述切割区相邻，所述第一掩膜层位于所述平台区的表面，所述制造方法还包括：
分别在所述第一掩模层与所述填充层之间以及所述台阶区与所述填充层之间形成介电层；以及
采用刻蚀工艺去除至少部分位于所述平台区的所述阻挡层、所述填充层以及所述介电层，
其中，所述刻蚀在到达所述第一掩模层时停止。


3.根据权利要求2所述的制造方法，...

【专利技术属性】
技术研发人员：汤召辉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42