3D存储器件及其制造方法技术

本申请公开了一种3D存储器件及其制造方法。所述3D存储器件的制造方法包括：在衬底上形成第一叠层结构，所述第一叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；形成贯穿所述第一叠层结构的沟道孔，所述沟道孔延伸至所述衬底中；在所述沟道孔的底部形成外延层；形成覆盖所述沟道孔的侧壁以及所述外延层的顶表面上的功能层和所述保护层，其中，所述保护层为多晶硅层；去除部分的所述功能层和所述保护层以形成开口以暴露出所述外延层的表面；在所述沟道孔的侧壁上形成沟道结构。本申请采用多晶硅作为保护层，提高氢氧化铵的刻蚀速率，减少刻蚀时间，可以防止外延层的过多损耗，从而提高3D存储器件的良率和可靠性。

3D memory device and its manufacturing method

【技术实现步骤摘要】
3D存储器件及其制造方法
本专利技术涉及存储器技术，更具体地，涉及3D存储器件及其制造方法。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。在NAND结构的3D存储器件中，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用单沟道组(SingleChannelholeFormation，SCF)结构形成具有存储功能的存储单元串。叠层结构包括用于存储的平台区域(GiantBlockre本文档来自技高网...

【技术保护点】
1.一种3D存储器件的制造方法，包括：/n在半导体衬底上形成叠层结构，所述半导体衬底包括器件区与切割区，所述叠层结构位于所述器件区，所述切割区位于所述器件区的一侧；/n在所述叠层结构上形成第一掩膜层；/n形成覆盖第一掩膜层与所述切割区的填充层；/n对所述填充层进行退火处理；/n形成覆盖所述填充层的阻挡层；/n研磨所述阻挡层与所述填充层，并停止于所述第一掩膜层以及位于所述切割区的所述阻挡层，以对所述填充层进行初步平坦化；/n形成覆盖所述第一掩膜层与所述切割区的第二掩膜层；/n去除位于切割区的第二掩膜层以暴露位于所述切割区的所述阻挡层；/n研磨位于所述切割区的所述阻挡层，并停止于所述第二掩膜层；/...

【技术特征摘要】
1.一种3D存储器件的制造方法，包括：
在半导体衬底上形成叠层结构，所述半导体衬底包括器件区与切割区，所述叠层结构位于所述器件区，所述切割区位于所述器件区的一侧；
在所述叠层结构上形成第一掩膜层；
形成覆盖第一掩膜层与所述切割区的填充层；
对所述填充层进行退火处理；
形成覆盖所述填充层的阻挡层；
研磨所述阻挡层与所述填充层，并停止于所述第一掩膜层以及位于所述切割区的所述阻挡层，以对所述填充层进行初步平坦化；
形成覆盖所述第一掩膜层与所述切割区的第二掩膜层；
去除位于切割区的第二掩膜层以暴露位于所述切割区的所述阻挡层；
研磨位于所述切割区的所述阻挡层，并停止于所述第二掩膜层；
去除第二掩膜层以暴露所述第一掩膜层以及所述填充层；
研磨部分所述填充层，并停止于所述第一掩膜层；以及
去除所述第一掩膜层。


2.根据权利要求1所述的制造方法，其特征在于，所述叠层结构包括相邻的平台区与台阶区，所述台阶区与所述切割区相邻，所述第一掩膜层位于所述平台区的表面，所述制造方法还包括：
分别在所述第一掩模层与所述填充层之间以及所述台阶区与所述填充层之间形成介电层；以及
采用刻蚀工艺去除至少部分位于所述平台区的所述阻挡层、所述填充层以及所述介电层，
其中，所述刻蚀在到达所述第一掩模层时停止。


3.根据权利要求2所述的制造方法，...

【专利技术属性】
技术研发人员：汤召辉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42