一种基于FPGA的多旋翼无人机有源降噪装置制造方法及图纸

本实用新型专利技术公开了一种基于FPGA的多旋翼无人机有源降噪装置，包括FPGA主控单元、无源降噪单元、驻极体传声器单元和次级声源(4)，所述驻极体传声器单元和次级声源通过信号线与FPGA主控单元连接，所述无源降噪单元包括外壳(1)、吸音层(2)，所述吸音层(2)与多旋翼无人机电机之间设置有间隙；所述驻极体传声器单元、次级声源(4)均设置于吸音层(2)上，本实用新型专利技术在外壳内进行多次吸收‑反射，使得噪音衰减，完成降噪。

An active noise reduction device for multi rotor UAV Based on FPGA

【技术实现步骤摘要】
一种基于FPGA的多旋翼无人机有源降噪装置
本技术涉及一种基于FPGA的多旋翼无人机有源降噪，属于无人机

技术介绍
无人机技术是当前公安研究及应用的热门方向，因此研究无人机降噪是十分必要的。无人机降噪技术是无人机研究领域中必不可少的。目前，无人机降噪方法有多种，如：低噪声电机的应用、阻尼技术的使用等等。这些方法或设备中，有的价格昂贵，有的电机转速达不到参数要求，特别是当下很多所谓的低噪声电机，在现实使用中根本达不到所标的噪声指标。为了降低噪声、提高信号传输性能、降低制造成本、减轻无人机重量，设计一种新型的基于FPGA的多旋翼无人机有源降噪装置是必要的。
技术实现思路
技术目的：为了克服现有技术中存在的不足，本技术提供一种基于FPGA的多旋翼无人机有源降噪装置，具有降低电机噪声、提高信号传输性能的特点，且降噪效果较好、硬件成本低、重量轻、结构简单易实现。技术方案：为实现上述目的，本技术采用的技术方案为：一种基于FPGA的多旋翼无人机有源降噪装置，包括FPGA主控单元、无源降噪单元、驻极体传声器单元和次级声源，所述驻极体传声器单元和次级声源通过信号线与FPGA主控单元连接，所述无源降噪单元包括外壳、吸音层，所述外壳罩于多旋翼无人机电机外，所述吸音层设置于外壳的内表面，且所述吸音层与多旋翼无人机电机之间设置有间隙。所述驻极体传声器单元、次级声源均设置于吸音层上。优选的：所述外壳包括柱体外壳、半球体外壳，所述半球体外壳安装在柱体外壳上。优选的：所述驻极体传声器单元包括第一驻极体传声器、第二驻极体传声器，所述第一驻极体传声器、第二驻极体传声器均安装在半球体外壳与柱体外壳的交接处，且所述第一驻极体传声器、第二驻极体传声器关于多旋翼无人机电机的转轴对称。优选的：所述次级声源为环形形状，且所述次级声源绕多旋翼无人机电机一周。优选的：所述柱体外壳高度与多旋翼无人机电机高度相同。所述柱体外壳的直径是多旋翼无人机电机直径的两倍。优选的：所述外壳采用碳纤维制成，所述吸音层采用聚氨酯泡沫制成。优选的：所述FPGA主控单元包括FPGA芯片、电源电路、振荡电路和存储电路，存储电路包括SDRAM电路和EEPROM电路。电源电路、振荡电路、SDRAM电路和EEPROM电路都分别与FPGA芯片相连。所述FPGA芯片采用EP4CE22F17C8芯片。优选的：所述电源电路包括第八稳压芯片U8、第二稳压芯片U2、第三稳压芯片U3、第一继电器J1、第一开关SW1、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第十五电容C15、第三十七电容C37、第三十八电容C38和第三十九电容C39，其中，第一继电器J1的2脚和3脚直接接地。第一继电器J1的1脚依次连接第一开关SW1和第二稳压芯片U2后输出3.3V电压，第十电容C10并联在第二稳压芯片U2的1脚和2脚之间，第十一电容C11并联在第十电容C10两端。第八稳压芯片U8的3脚与第一开关SW1连接，第八稳压芯片U8的2脚输出1.2V电压，第三十八电容C38并联在第八稳压芯片U8的1脚和2脚之间，第三十九电容C39并联在第三十八电容C38两端。第三稳压芯片U3的3脚与第一开关SW1连接，第三稳压芯片U3的2脚输出2.5V电压，第十四电容C14并联在第三稳压芯片U3的1脚和2脚之间，第十五电容C15并联在第十四电容C14两端。第十二电容C12的一端连接在第一开关SW1和第二稳压芯片U2的3脚之间的连接线上，另一端直接接地，第十三电容C13并联在第十二电容C12两端。优选的：振荡电路包括有源晶振Y1、第三十七电容C37和第二十二电阻R22。所述十二电阻R22一端与有源晶振Y1的3脚连接，另一端连接到FPGA芯片的M15引脚，有源晶振Y1的2脚直接接地，有源晶振Y1的4脚连接3.3V电压，第三十七电容C37的一端连接在有源晶振Y1的4脚上，另一端直接接地。优选的：SDRAM电路采用MT48LC4M16A2芯片，用于数据缓存。MT48LC4M16A2芯片的地址引脚A0～A11分别接入FPGA芯片的N9、R10、T10、R11、T11、R12、T12、P9、P11、R13、T13、M10引脚。数据引脚DQ0～DQ15分别接入FPGA芯片的N14、P15、P16、R16、N16、N15、L14、L13、L16、L15、K16、K15、J16、J15、J14、J13引脚。控制引脚CS、CLK、RAS、CAS、WE、CKE、BA0、BA1、LDQM、UDQM分别接入FPGA芯片的T6、L7、R7、T7、L8、M8、N8、P8、N11、T14引脚。EEPROM电路使用EPCS64SI16N芯片，用于程序存储。EPCS64SI16N芯片的DATA、DCLK、nCS、ASDI引脚分别接入FPGA的H2、H1、D2、C1引脚。本技术相比现有技术，具有以下有益效果：1.当电机转动时产生噪声，噪声被吸音层吸收一部分，剩下的噪声被外壳反射，发射后的噪声又被吸音层吸收，由于吸音层与多旋翼无人机电机之间设置有间隙，因此未被吸收的噪音由进入到另一侧的吸音层内进行吸收，剩下的噪声又被外壳反射出去，因此电机转动时产生噪声，可以在外壳内进行多次吸收-反射，使得噪音衰减，完成降噪。2.驻极体传声器单元采集反射后的噪声，并将声信号转换为数字信号传入FPGA主控单元中。在FPGA主控单元内部计算出与电机噪声频率、振幅都相同，但相位相反的声波数字信号，最后由次级声源输出该声波，使其与原噪声在空间相互抵消，以此达到进一步降噪目的。附图说明图1为本技术的系统结构示意图。图2(a)为本技术EP4CE22F17C8芯片的bank1引脚图。图2(b)为本技术EP4CE22F17C8芯片的bank2引脚图。图2(c)为本技术EP4CE22F17C8芯片的bank3引脚图。图2(d)为本技术EP4CE22F17C8芯片的bank4引脚图。图2(e)为本技术EP4CE22F17C8芯片的bank5引脚图。图3为本技术的电源电路连接示意图。图4为本技术的振荡电路连接示意图。图5为本技术的SDRAM连接示意图。图6为本技术的EEPROM连接示意图。图7为本技术的无源降噪模块设计示意图。图8为本技术的外壳孔与传动轴距离示意图。图9为本技术的驻极体传声模块和次级声源模块位置示意图。图10为本技术的驻极体传声模块和次级声源模块连接示意图。具体实施方式下面结合附图和具体实施例，进一步阐明本技术，应理解这些实例仅用于说明本技术而不用于限制本技术的范围，在阅读了本技术之后，本领域技术人员对本技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。一种基于FPGA的多旋翼无人机有源降本文档来自技高网...

【技术保护点】
1.一种基于FPGA的多旋翼无人机有源降噪装置，其特征在于：包括FPGA主控单元、无源降噪单元、驻极体传声器单元和次级声源(4)，所述驻极体传声器单元和次级声源通过信号线与FPGA主控单元连接，所述无源降噪单元包括外壳(1)、吸音层(2)，所述外壳(1)罩于多旋翼无人机电机外，所述吸音层(2)设置于外壳(1)的内表面，且所述吸音层(2)与多旋翼无人机电机之间设置有间隙；所述驻极体传声器单元、次级声源(4)均设置于吸音层(2)上。/n

【技术特征摘要】
1.一种基于FPGA的多旋翼无人机有源降噪装置，其特征在于：包括FPGA主控单元、无源降噪单元、驻极体传声器单元和次级声源(4)，所述驻极体传声器单元和次级声源通过信号线与FPGA主控单元连接，所述无源降噪单元包括外壳(1)、吸音层(2)，所述外壳(1)罩于多旋翼无人机电机外，所述吸音层(2)设置于外壳(1)的内表面，且所述吸音层(2)与多旋翼无人机电机之间设置有间隙；所述驻极体传声器单元、次级声源(4)均设置于吸音层(2)上。


2.根据权利要求1所述基于FPGA的多旋翼无人机有源降噪装置，其特征在于：所述外壳(1)包括柱体外壳(11)、半球体外壳(12)，所述半球体外壳(12)安装在柱体外壳(11)上。


3.根据权利要求2所述基于FPGA的多旋翼无人机有源降噪装置，其特征在于：所述驻极体传声器单元包括第一驻极体传声器(31)、第二驻极体传声器(32)，所述第一驻极体传声器(31)、第二驻极体传声器(32)均安装在半球体外壳(12)与柱体外壳(11)的交接处，且所述第一驻极体传声器(31)、第二驻极体传声器(32)关于多旋翼无人机电机的转轴对称。


4.根据权利要求3所述基于FPGA的多旋翼无人机有源降噪装置，其特征在于：所述次级声源(4)为环形形状，且所述次级声源(4)绕多旋翼无人机电机一周。


5.根据权利要求4所述基于FPGA的多旋翼无人机有源降噪装置，其特征在于：所述柱体外壳(11)高度与多旋翼无人机电机高度相同；所述柱体外壳(11)的直径是多旋翼无人机电机直径的两倍。


6.根据权利要求5所述基于FPGA的多旋翼无人机有源降噪装置，其特征在于：所述外壳(1)采用碳纤维制成，所述吸音层(2)采用聚氨酯泡沫制成。


7.根据权利要求6所述基于FPGA的多旋翼无人机有源降噪装置，其特征在于：所述FPGA主控单元包括FPGA芯片、电源电路、振荡电路和存储电路，存储电路包括SDRAM电路和EEPROM电路；电源电路、振荡电路、SDRAM电路和EEPROM电路都分别与FPGA芯片相连；所述FPGA芯片采用EP4CE22F17C8芯片。


8.根据权利要求7所述基于FPGA的多旋翼无人机有源降噪装置，其特征在于：所述电源电路包括第八稳压芯片U8、第二稳压芯片U2、第三稳压芯片U3、第一继电器J1、第一开关SW1、第十电容C10、第十一电容C11...

【专利技术属性】
技术研发人员：万逸儒，梅蓉，范佳欣，许杰，
申请(专利权)人：南京森林警察学院，
类型：新型
国别省市：江苏;32