一种双向触发的ESD保护器件制造技术

本发明专利技术涉及一种双向触发的ESD防护器件，包括：可控硅结构，包括：SOI衬底上设置的第一、第二PMOS管、以及双向三极管、第一、第二三极管；双向触发电路包括：串联的第一电阻、电容、第二电阻，以及第一、第二二极管；第一电阻的一端连接第一PMOS管的源极，另一端连接第一PMOS管的栅极，第二电阻的一端连接第二PMOS管的源极，另一端连接第二PMOS管的栅极；第一触发端通过反向的第一二极管连接双向三极管在第一方向上导通时的集电极，第一触发端还连接第一三极管的发射极；第二触发端通过反向的第二二极管连接双向三极管在第二方向上导通时的集电极，第二触发端连接第二三极管的发射极，在较低电压下触发双向SCR工作。

A bidirectional triggering ESD protection device

【技术实现步骤摘要】
一种双向触发的ESD保护器件
本专利技术涉及半导体器件
，尤其涉及一种集成电路双向触发的ESD保护器件。
技术介绍
静电放电(ESD，ElectronStaticDischarge)是当一个集成电路的管脚浮接时，大量静电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时1000ns。在集成电路的静电放电时会产生数百甚至数千伏特的高压，将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步，MOS管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层显得十分重要。ESD现象的模型主要有四种：人体放电模型(HBM)、机械放电模型(MM)、器件充电模型(CDM)以及电场感应模型(FIM)。对一般集成电路产品来说，一般要经过人体放电模型，机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。随着SOI技术的快速进展，SOI功率集成电路的ESD保护已成为一个主要的可靠性设计问题。在SOI功本文档来自技高网...

【技术保护点】
1.一种双向触发的ESD防护器件，其特征在于，包括：/n可控硅结构和所述可控硅结构外部的双向触发电路；/n所述可控硅结构包括：SOI衬底上设置的第一PMOS管、第二PMOS管，以及双向三极管、第一三极管、第二三极管；/n所述双向触发电路包括：第一电阻、电容、第二电阻、第一二极管、第二二极管；/n其中，第一电阻、电容、第二电阻依次串联，第一电阻的一端连接所述所述第一PMOS管的源极，另一端连接所述第一PMOS管的栅极，所述第二电阻的一端连接所述第二PMOS管的源极，另一端连接所述第二PMOS管的栅极；/n所述第一PMOS管的漏极、所述第二PMOS管的漏极以及所述双向三极管的基极相连，所述第一三极...

【技术特征摘要】
1.一种双向触发的ESD防护器件，其特征在于，包括：
可控硅结构和所述可控硅结构外部的双向触发电路；
所述可控硅结构包括：SOI衬底上设置的第一PMOS管、第二PMOS管，以及双向三极管、第一三极管、第二三极管；
所述双向触发电路包括：第一电阻、电容、第二电阻、第一二极管、第二二极管；
其中，第一电阻、电容、第二电阻依次串联，第一电阻的一端连接所述所述第一PMOS管的源极，另一端连接所述第一PMOS管的栅极，所述第二电阻的一端连接所述第二PMOS管的源极，另一端连接所述第二PMOS管的栅极；
所述第一PMOS管的漏极、所述第二PMOS管的漏极以及所述双向三极管的基极相连，所述第一三极管的基极与所述双向三极管在导通时的一端连接，所述第二三极管的基极与所述双向三极管在导通时的另一端连接；
第一触发端通过反向的所述第一二极管连接所述双向三极管在第一方向上导通时的集电极，所述第一触发端还连接所述第一三极管的发射极；
第二触发端通过反向的所述第二二极管连接所述双向三极管在第二方向上导通时的集电极，所述第二触发端还连接所述第二三极管的发射极。


2.如权利要求1所述的ESD防护器件，其特征在于，所述可控硅具体包括：
在所述SOI衬底上设置依次排布的第一N阱、P阱、第二N阱；
所述第一N阱中依次间隔设置第一P+注入区、第二P+注入区、第一N+注入区、第三P+注入区，所述P阱中设置第四P+注入区，所述第二N阱中依次间隔设置第五P+注入区、第二N+注入区、第六P+注入区、第七P+注入区；
所述第一P+注入区、所述第二P+注入区、所述...

【专利技术属性】
技术研发人员：蔡小五，高悦欣，刘海南，曾传滨，赵海涛，卜建辉，夏瑞瑞，罗家俊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11