具有集成体二极管的SiC功率半导体器件制造技术

提供了SiC器件和相应的制造方法的实施例。在一些实施例中，SiC器件具有在一些栅极沟槽的底部处的屏蔽区以及在其他栅极沟槽的底部处与SiC材料一起形成的非线性结。在其他实施例中，SiC器件具有在栅极沟槽的底部处并且布置成行的屏蔽区，所述行在相对于沟槽的纵向延伸为横向的方向上延伸。在又其他实施例中，SiC器件具有屏蔽区和非线性结，并且其中屏蔽区布置成行，所述行在相对于沟槽的纵向延伸为横向的方向上延伸。

SiC Power semiconductor devices with integrated diodes

【技术实现步骤摘要】
具有集成体二极管的SiC功率半导体器件
技术介绍
功率MOSFET器件通常具有集成体二极管。这包括基于Si和SiC的功率MOSFET器件。双极SiC二极管的正向压降（约2.7V至4V）远高于双极Si二极管的正向压降（约0.7V至1V），这可以转化为增加的二极管传导损耗。虽然通常接通处于反向传导模式的功率MOSFET的沟道以减小传导损耗，但是在沟道不能传导的过渡阶段中需要死区时间。死区时间通常尽可能地最小化，但死区时间的长度也与应用领域有关。例如，在低压DC/DC转换器的同步整流阶段中，死区时间可以低至50至100ns，但对于高压电动机驱动的应用来说，可以达到1至2μs。在较大开关频率下运行的应用产生较大量的二极管传导损耗。总的来说，与体二极管相关的损耗可能会有很大差异。特别是对于在相对较高的开关频率下使用的低压功率MOSFET器件来说，损耗可能很大，以至于可以提供肖特基二极管或MGD（MOS栅控二极管）以降低由于这种器件的较低正向电压所引起的损耗。另外，SiCMOSFET器件的体二极管可以被视为双极器件，其工作可以引起双极劣化效应。劣化由于复合能量引起，该复合能量被本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n第一导电类型的SiC材料；/n延伸到SiC材料中的多个沟槽，每个沟槽具有相对的侧壁和底部；/n形成在沟槽的下部中的第一电极；/n形成在沟槽的上部中并与第一电极和SiC材料绝缘的第二电极；/n与每个沟槽的相对侧壁邻近的第二导电类型的沟道区；/n在沟道区上方并且与每个沟槽的相对侧壁邻近的第一导电类型的源极区；/n在沟槽的第一子集的底部处的第二导电类型的屏蔽区，每个屏蔽区通过沟槽的第一子集的底部处的绝缘材料中的开口电连接到相应的第一电极；以及/n在不同于第一子集的沟槽的第二子集的底部处与SiC材料一起形成的非线性结。/n

【技术特征摘要】
20181116 US 16/1931611.一种半导体器件，包括：
第一导电类型的SiC材料；
延伸到SiC材料中的多个沟槽，每个沟槽具有相对的侧壁和底部；
形成在沟槽的下部中的第一电极；
形成在沟槽的上部中并与第一电极和SiC材料绝缘的第二电极；
与每个沟槽的相对侧壁邻近的第二导电类型的沟道区；
在沟道区上方并且与每个沟槽的相对侧壁邻近的第一导电类型的源极区；
在沟槽的第一子集的底部处的第二导电类型的屏蔽区，每个屏蔽区通过沟槽的第一子集的底部处的绝缘材料中的开口电连接到相应的第一电极；以及
在不同于第一子集的沟槽的第二子集的底部处与SiC材料一起形成的非线性结。


2.根据权利要求1所述的半导体器件，其中非线性结形成在沟槽的第二子集的底部处的第一电极和SiC材料之间。


3.根据权利要求2所述的半导体器件，其中形成在沟槽的下部中的第一电极包括掺杂的多晶硅。


4.根据权利要求1所述的半导体器件，其中在沟槽的第二子集中的第一电极下方形成金属，其中非线性结是肖特基结，并且其中在沟槽的第二子集的底部处的金属和SiC材料之间形成肖特基结。


5.根据权利要求4所述的半导体器件，其中形成在沟槽的下部中的第一电极包括半导体材料。


6.根据权利要求4所述的半导体器件，其中第一电极与沟槽的第一子集的底部处的屏蔽区相接触。


7.根据权利要求4所述的半导体器件，其中在沟槽的第一子集中的第一电极下方形成金属，并且其中金属与沟槽的第一子集的底部处的屏蔽区相接触。


8.根据权利要求1所述的半导体器件，其中屏蔽区和非线性结以交替的方式布置在多个沟槽下方。


9.根据权利要求1所述的半导体器件，其中屏蔽区布置在栅格的拐角处，或者其中屏蔽区形成栅格的一部分。


10.根据权利要求1所述的半导体器件，其中屏蔽区按平行于沟槽延伸的线而彼此平行地延伸，并且其中屏蔽区具有与...

【专利技术属性】
技术研发人员：A迈泽，C莱恩德茨，A毛德，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE