用于静电防护的晶体管结构及其制造方法技术

公开一种用于静电防护的晶体管结构及其制造方法，晶体管结构包括：衬底和形成于所述衬底上部的掺杂区；形成于所述衬底表面的多个场氧化层；形成于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；形成于所述衬底表面上的且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及形成于所述P型阱区中的第二N+区域和第二P+区域，其中，所述P型阱区中的所述第二P+区域靠近所述第一N+区域，所述P型阱区中的所述第二N+区域靠近所述第一P+区域。该结构可以改变正向或反向工作时的电流路径，使得器件能保持良好的静电防护能力，鲁棒性高。

Transistor structure and manufacturing method for electrostatic protection

【技术实现步骤摘要】
用于静电防护的晶体管结构及其制造方法
本专利技术涉及半导体
，具体地，涉及一种用于静电防护的晶体管结构及其制造方法。
技术介绍
ESD(Electro-Staticdischarge，静电放电)是一种客观存在的自然现象，伴随着产品的整个周期。芯片的制造、封装、测试到应用阶段，其外部环境和内部结构都会积累一定的电荷，会随时受到静电的威胁。因此，在芯片设计中需要在各个引脚放置ESD防护器件，用于保护芯片断电及上电这两种状态。在实际设计中，高压引脚经常会使用SCR(SiliconControlledRectifier，可控硅)结构作为ESD防护器件。SCR器件虽然在人体模型下的静电防护有很强的鲁棒性，但该结构在组件充电模型下，由于基区扩展效应会导致器件过早损坏，无法起到保护作用。图1示出现有技术的用于静电防护的可控硅器件结构的截面示意图。如图1所示，可控硅器件包括衬底101和位于衬底101上部的N型浅掺杂区102以及位于掺杂区102上部的P型阱区103和N型阱区104，在P型阱区103中形成有第一P+区域121和第一N+区域131，在N型阱区104中形成有第二P+区域122和第二N+区域132，在衬底101表面形成有场氧化层111、场氧化层112、场氧化层113、场氧化层114和场氧化层115，在场氧化层113上方还形成有栅氧层106和多晶硅层107。如图所示，在可控硅器件的阳极加正向电压时，掺杂区102与P型阱区103之间的PN结反向击穿，导致掺杂区102中的负电荷浓度增加，可控硅器件的电场被改变，最大场强位置从掺杂区102与P型阱区103处转移到掺杂区102与N型阱区104处，发生了基区扩展效应，导致电流不均匀从而造成可控硅器件损坏，不能对阳极连接的器件进行静电保护。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种优化的用于静电防护的晶体管结构及其制造方法，通过对可控硅结构进行改进，以改变正向工作和反向工作时的电流路径，从而减弱基区扩展效应，对器件形成良好的静电保护。根据本专利技术的第一方面，提供一种用于静电防护的晶体管结构，包括：衬底和形成于所述衬底上部的掺杂区；形成于所述衬底表面的多个场氧化层；形成于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；形成于所述衬底表面上的且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及形成于所述P型阱区中的第二N+区域和第二P+区域，其中，所述P型阱区中的所述第二P+区域靠近所述第一N+区域，所述P型阱区中的所述第二N+区域靠近所述第一P+区域。可选地，分别由所述第一N+区域和所述第一P+区域引出所述晶体管结构的第一阳极和第二阳极；所述第二N+区域、所述第二P+区域、所述第一多晶硅层和所述第二多晶硅层相连接，其连接端作为所述半导体结构的阴极。可选地，所述用于静电防护的晶体管结构还包括：形成于所述P型阱区中的第三N+区域，所述第三N+区域与所述第二P+区域连接且靠近所述第一N+区域。可选地，分别由所述第一N+区域和所述第一P+区域引出所述晶体管结构的第一阳极和第二阳极；所述第二N+区域、所述第二P+区域、所述第三N+区域、所述第一多晶硅层和所述第二多晶硅层相连接，其连接端作为所述半导体结构的阴极。可选地，所述掺杂区为浅掺杂的N型区域。可选地，位于所述第一N型阱区和所述P型阱区之间的第一漂移区的长度等于位于所述第二N型阱区和所述P型阱区之间的第二漂移区的长度。可选地，所述晶体管结构在正向工作时，所述第二阳极和所述阴极之间形成通路；所述晶体管结构在反向工作时，所述阴极和所述第一阳极之间形成通路。可选地，所述第一多晶硅层位于所述P型阱区和所述第一N型阱区之间的第一场氧化层上方；所述第二多晶硅层位于所述P型阱区和所述第二N型阱区之间的第二场氧化层上方。可选地，所述晶体管结构包括第一半导体结构和第二半导体结构。可选地，所述第一半导体结构包括所述衬底、所述掺杂区、所述第一N型阱区、所述P型阱区、所述第一N+区域、所述第一多晶硅层和所述第一场氧化层；所述第二半导体结构包括所述衬底、所述掺杂区、所述第二N型阱区、所述P型阱区、所述第一P+区域、所述第二P+区域、所述第二N+区域、所述第二多晶硅层和所述第二场氧化层。根据本专利技术的第二方面，提供一种用于静电防护的晶体管结构的制造方法，包括：形成衬底和位于所述衬底上部的掺杂区；在所述衬底表面形成多个场氧化层；形成位于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；形成位于所述衬底表面上且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；分别形成位于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及形成位于所述P型阱区中的第二N+区域和第二P+区域，其中，所述P型阱区中的所述第二P+区域靠近所述第一N+区域，所述P型阱区中的所述第二N+区域靠近所述第一P+区域。可选地，所述用于静电防护的晶体管结构的制造方法还包括：形成所述晶体管结构的第一阳极、第二阳极和阴极，其中，所述第一阳极和所述第二阳极分别与所述第一N+区域和所述第一P+区域连接；所述阴极与所述第二N+区域、所述第二P+区域、所述第一多晶硅层和所述第二多晶硅层相连接。可选地，所述的用于静电防护的晶体管结构的制造方法还包括：形成位于所述P型阱区中的第三N+区域，所述第三N+区域与所述第二P+区域连接且靠近所述第一N+区域。可选地，所述用于静电防护的晶体管结构的制造方法还包括：形成所述晶体管结构的第一阳极、第二阳极和阴极，其中，所述第一阳极和所述第二阳极分别与所述第一N+区域和所述第一P+区域连接；所述阴极与所述第二N+区域、所述第二P+区域、所述第三N+区域、所述第一多晶硅层和所述第二多晶硅层相连接。可选地，所述掺杂区为浅掺杂的N型区域。可选地，位于所述第一N型阱区和所述P型阱区之间的第一漂移区的长度等于位于所述第二N型阱区和所述P型阱区之间的第二漂移区的长度。可选地，所述晶体管结构在正向工作时，所述第二阳极和所述阴极之间形成通路；所述晶体管结构在反向工作时，所述阴极和所述第一阳极之间形成通路。本专利技术提供的用于静电防护的晶体管结构及其制造方法，在衬底上部形成依次相隔的第一N型阱区、P型阱区和第二N型阱区，并在第一N型阱区和第二N型阱区中分别形成第一N+区域和第一P+区域，再在P型阱区中形成靠近第一N+区域的第二P+区域和靠近第一P+区域的第二N+区域，以改变晶体管结构中各处的PN结结构，使得晶体管在工作时，各处的导通特性发生改变，从而改变晶体管结构在正向工作和反向工作时的电流路径，使得晶体管结构在正向工作时能有效抑制基区扩展效应，而在反向工作时又能提供更加良好的静电保护能力，从而提升本文档来自技高网...

【技术保护点】
1.一种用于静电防护的晶体管结构，其特征在于，包括：/n衬底和形成于所述衬底上部的掺杂区；/n形成于所述衬底表面的多个场氧化层；/n形成于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；/n形成于所述衬底表面上的且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；/n分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及/n形成于所述P型阱区中的第二N+区域和第二P+区域，/n其中，所述P型阱区中的所述第二P+区域靠近所述第一N+区域，所述P型阱区中的所述第二N+区域靠近所述第一P+区域。/n

【技术特征摘要】
1.一种用于静电防护的晶体管结构，其特征在于，包括：
衬底和形成于所述衬底上部的掺杂区；
形成于所述衬底表面的多个场氧化层；
形成于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；
形成于所述衬底表面上的且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；
分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及
形成于所述P型阱区中的第二N+区域和第二P+区域，
其中，所述P型阱区中的所述第二P+区域靠近所述第一N+区域，所述P型阱区中的所述第二N+区域靠近所述第一P+区域。


2.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，分别由所述第一N+区域和所述第一P+区域引出所述晶体管结构的第一阳极和第二阳极；所述第二N+区域、所述第二P+区域、所述第一多晶硅层和所述第二多晶硅层相连接，其连接端作为所述半导体结构的阴极。


3.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，还包括：
形成于所述P型阱区中的第三N+区域，所述第三N+区域与所述第二P+区域连接且靠近所述第一N+区域。


4.根据权利要求3所述的用于静电防护的晶体管结构，其特征在于，分别由所述第一N+区域和所述第一P+区域引出所述晶体管结构的第一阳极和第二阳极；所述第二N+区域、所述第二P+区域、所述第三N+区域、所述第一多晶硅层和所述第二多晶硅层相连接，其连接端作为所述半导体结构的阴极。


5.根据权利要求1或3所述的用于静电防护的晶体管结构，其特征在于，所述掺...

【专利技术属性】
技术研发人员：王炜槐，陆阳，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33