灵敏放大器、存储器读写电路以及存储器制造技术

本实用新型专利技术提供一种灵敏放大器、存储器读写电路以及一种存储器，所述灵敏放大器包括：两个PMOS晶体管、两个NMOS晶体管、第一输入输出端和第二输入输出端，所述两个PMOS晶体管分别为第一PMOS晶体管、第二PMOS晶体管，所述两个NMOS晶体管分别为第一NMOS管和第二NMOS晶体管；四个开关单元，所述第一PMOS晶体管、所述第一NMOS晶体管分别通过一开关单元连接至所述第一输入输出端，所述第二PMOS晶体管、所述第二NMOS晶体管分别通过一开关单元连接至与所述第二输入输端，所述开关单元用于将各PMOS晶体管和各NMOS晶体管配置为放大模式或者二极管模式；所述第一NMOS晶体管的栅极用于连接至位线，所述第二NMOS管的栅极用于连接至参考位线。上述灵敏放大器的性能得到提高。

Sensitive amplifier, memory read-write circuit and memory

【技术实现步骤摘要】
灵敏放大器、存储器读写电路以及存储器
本技术涉及电路领域，尤其涉及一种灵敏放大器、存储器读写电路和存储器。
技术介绍
半导体存储装置，例如静态随机存取存储器(StaticRandom-AccessMemory，简称SRAM)、动态随机存取存储器(DynamicRandomAccessMemory，简称DRAM)、只读存储器(Read-OnlyMemory，简称ROM)、闪存等，通常由存储单元组成的两维阵列设置。每行的存储单元可以由字线(WL，WordLine)进行选择，每列的存储单元可以由位线和参考位线进行选择，并由灵敏放大器感应并放大位线和参考位线上的电压差，以将信息写入存储单元或从存储单元读出存储的信息。如图1所示，常用的灵敏放大器包括锁存器，锁存器的电路一边包括晶体管M1和晶体管M2，另一边包括晶体管M3和晶体管M4，M1和M2组成一个反相器INV1，M3和M4组成另一个反向器INV2，它们输入与输出分别相连，形成一个锁存器。VH为锁存器提供电源，由M5与锁存器相连；GND为灵敏放大器地线，由M6与锁存器相连。上述灵敏放大器工作分为三个阶段：EQ阶段、小信号输入阶段以及信号放大阶段。在EQ阶段，EQ电路对灵敏放大器进行预充电，需要将位线Vin+和参考位线Vin-预充电至电源电压的一半VH/2。小信号输入阶段，小信号可以从图1中的开关Sx或者Sy输入。当放大器的放大对管存在失配，比如阈值电压偏差等问题，这种偏差导致输入信号有更大的幅度，才能得到正确的输出。譬如，锁存器内对应的晶体管之间存在阈值电压偏差、栅氧化层厚度的偏差以及沟道掺杂浓度的差异等，因此，Vin+和Vin-之间会存在一个失配电压ΔVin+。因此，如何消除这种放大器的放大对管的失配问题，是目前亟待解决的问题。
技术实现思路
本技术所要解决的技术问题是，提供一种灵敏放大器、一种存储器，以提高灵敏放大器的性能。为解决上述问题，本技术的技术方案提供一种灵敏放大器，包括：两个PMOS晶体管、两个NMOS晶体管、第一输入输出端和第二输入输出端，所述两个PMOS晶体管分别为第一PMOS晶体管、第二PMOS晶体管，所述两个NMOS晶体管分别为第一NMOS管和第二NMOS晶体管；四个开关单元，所述第一PMOS晶体管、所述第一NMOS晶体管分别通过一开关单元连接至所述第一输入输出端，所述第二PMOS晶体管、所述第二NMOS晶体管分别通过一开关单元连接至与所述第二输入输端，所述开关单元用于将各PMOS晶体管和各NMOS晶体管配置为放大模式或者二极管模式；所述第一NMOS晶体管的栅极用于连接至位线，所述第二NMOS管的栅极用于连接至参考位线。可选的，所述开关单元包括第一开关和第二开关，所述第一开关连接于所述PMOS管和所述NMOS管的栅极和漏极之间，所述第二开关连接于所述PMOS管和所述NMOS管的栅极与对应的输入输出端之间。可选的，所述第一PMOS晶体管的漏极和所述第一NMOS晶体管的漏极相连，且连接至所述第二输入输出端，所述第一PMOS晶体管和所述第二PMOS晶体管的源极相连作为高压端；所述第二PMOS晶体管的漏极和所述第二NMOS晶体管的漏极相连，且连接至所述第一输入输出端，所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极相连，作为低压端。可选的，还包括：第一驱动单元和第二驱动单元；所述第一驱动单元包括第一上拉晶体管，所述第一上拉晶体管的漏极连接高压端，源极连接至电源；所述第二驱动单元包括第一下拉晶体管，所述第一下拉晶体管的漏极连接至所述低压端，源极接地。可选的，所述第一驱动单元还包括第二上拉晶体管，所述第二上拉晶体管的漏极连接所述高压端，源极连接至电源；所述第二驱动单元还包括第二下拉晶体管，所述第二下拉晶体管的漏极连接至所述低压端，源极接地；所述第二上拉晶体管类型与所述第一上拉晶体管类型不同，第二下拉晶体管类型与所述第一下拉晶体管类型不同。可选的，所述第一输入输出端和第二输入输出端之间连接有第一预充电模块。可选的，所述高压端和所述低压端之间连接有第二预充电模块。可选的，所述第一开关和第二开关分别包括MOS管、二极管或晶闸管中的至少一种。本技术的技术方案还提供一种存储器读写电路，包括：灵敏放大器，所述第二驱动单元还包括反馈晶体管，所述反馈晶体管的源极接地，漏极连接至所述第一下拉晶体管的源极；负反馈调整模块，所述负反馈调整模块包括克隆电路以及运算放大器，所述克隆电路包括至少一个NMOS晶体管和一个PMOS晶体管一组反相器以及与所述第一驱动单元和第二驱动单元结构相同的电路，所述NMOS晶体管和所述PMOS晶体管的栅极连接且均采用二极管连接方式，所述NMOS晶体管和所述PMOS晶体管的栅极连接节点连接至所述运算放大器的正输入端；所述运算放大器的输出端连接至所述第二驱动单元内的反馈晶体管的栅极，以及连接至所述克隆电路内与所述反馈晶体管对应的克隆晶体管的栅极。可选的，所述运算放大器的负输入端连接至参考电压端。为解决上述问题，本技术的技术方案还提供一种存储器，其特征在于，包括上述任一项所述的灵敏放大器。本技术的灵敏放大器，通过在灵敏放大器的两个NMOS晶体管和两个PMOS晶体管处均连接一开关单元，通过所述开关单元能够调整所述NMOS晶体管和PMOS晶体管的连接方式，从而在灵敏放大电路的时序控制上，可以增加失配消除阶段，通过切换各MOS管的连接方式，实现对失配电压的补偿，消除电压失配。附图说明图1为现有技术的灵敏放大器的结构示意图；图2a和图2b为本技术一具体实施方式的灵敏放大器的结构示意图；图3为本技术另一具体实施方式的灵敏放大器的结构示意图；图4为本技术另一具体实施方式的灵敏放大器的结构示意图；图5为本技术另一具体实施方式的灵敏放大器的结构示意图；图6为本技术另一具体实施方式的灵敏放大器的结构示意图；图7为本技术一具体实施方式的失配消除阶段的失配电压的变化示意图；图8为本技术一具体实施方式的灵敏放大器的结构示意图；图9为本技术一具体实施方式的灵敏放大器的结构示意图；图10本技术一具体实施方式的灵敏放大器的结构示意图。具体实施方式下面结合附图对本技术提供的灵敏放大器及其控制方法以及存储器的具体实施方式做详细说明。请参考图2为本技术一具体实施方式的灵敏放大器的结构示意图。该具体实施方式中，所述灵敏放大器包括功能单元110，所述功能单元110包括两个NMOS晶体管和两个PMOS晶体管以及两个输入输出端，所述两个输入输出端分别为第一输入输出端Q1和第二输入输出端Q2，所述两个NMOS晶体管分别为第一NMOS晶体管M2和第二NMOS晶体管M4，所述两个PMOS晶体管分别为第一PMOS晶体管M1和第二PMOS晶体管M3。所述第一PMOS晶体管M1的漏极和本文档来自技高网...

【技术保护点】
1.一种灵敏放大器，其特征在于，包括：/n两个PMOS晶体管、两个NMOS晶体管、第一输入输出端和第二输入输出端，所述两个PMOS晶体管分别为第一PMOS晶体管、第二PMOS晶体管，所述两个NMOS晶体管分别为第一NMOS管和第二NMOS晶体管；/n四个开关单元，所述第一PMOS晶体管、所述第一NMOS晶体管分别通过一开关单元连接至所述第一输入输出端，所述第二PMOS晶体管、所述第二NMOS晶体管分别通过一开关单元连接至与所述第二输入输端，所述开关单元用于将各PMOS晶体管和各NMOS晶体管配置为放大模式或者二极管模式；/n所述第一NMOS晶体管的栅极用于连接至位线，所述第二NMOS管的栅极用于连接至参考位线。/n

【技术特征摘要】
1.一种灵敏放大器，其特征在于，包括：
两个PMOS晶体管、两个NMOS晶体管、第一输入输出端和第二输入输出端，所述两个PMOS晶体管分别为第一PMOS晶体管、第二PMOS晶体管，所述两个NMOS晶体管分别为第一NMOS管和第二NMOS晶体管；
四个开关单元，所述第一PMOS晶体管、所述第一NMOS晶体管分别通过一开关单元连接至所述第一输入输出端，所述第二PMOS晶体管、所述第二NMOS晶体管分别通过一开关单元连接至与所述第二输入输端，所述开关单元用于将各PMOS晶体管和各NMOS晶体管配置为放大模式或者二极管模式；
所述第一NMOS晶体管的栅极用于连接至位线，所述第二NMOS管的栅极用于连接至参考位线。


2.根据权利要求1所述的灵敏放大器，其特征在于，所述开关单元包括第一开关和第二开关，所述第一开关连接于所述PMOS管和所述NMOS管的栅极和漏极之间，所述第二开关连接于所述PMOS管和所述NMOS管的栅极与对应的输入输出端之间。


3.根据权利要求1所述的灵敏放大器，其特征在于，所述第一PMOS晶体管的漏极和所述第一NMOS晶体管的漏极相连，且连接至所述第二输入输出端，所述第一PMOS晶体管和所述第二PMOS晶体管的源极相连作为高压端；所述第二PMOS晶体管的漏极和所述第二NMOS晶体管的漏极相连，且连接至所述第一输入输出端，所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极相连，作为低压端。


4.根据权利要求3所述的灵敏放大器，其特征在于，还包括：第一驱动单元和第二驱动单元；所述第一驱动单元包括第一上拉晶体管，所述第一上拉晶体管的漏极连接高压端，源极连接至电源；所述第二驱动单元包括第一下拉晶体管，所述第一下拉晶体管的漏极连接至所述低压端，源极接地。


5.根据权利要求...

【专利技术属性】
技术研发人员：尚为兵，曹堪宇，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34