半导体结构制造技术

本实用新型专利技术涉及一种半导体结构；包括：支撑层，包括焊盘区域；所述支撑层的焊盘区域内形成有若干个凹槽；焊垫，位于所述支撑层上，且至少位于所述焊盘区域内，所述焊垫部分嵌入所述凹槽内。上述半导体结构中通过在焊垫下方形成焊盘区域内具有若干个凹槽的支撑层，在焊线键合工艺时即使焊垫平坦且大部分焊垫在键合压力的作用下会被排挤开来，但由于焊垫下方为具有凹槽的支撑层，焊线底部会部分区域陷入凹槽内，使得焊线与焊垫的接触面为凸凹不平状，增大焊线与焊垫的接着性，降低焊线脱落的风险。

Semiconductor structure

【技术实现步骤摘要】
半导体结构
本申请涉及半导体器件制造
，特别是涉及一种半导体结构。
技术介绍
在现有的工艺中，在焊垫(Pad)上进行焊线键合(wirebonding)工艺时，为了增加焊线与焊垫的接着性，需要在焊线键合工艺之前将焊垫的表面进行粗糙化处理；然后，由于焊垫一般为硬度较软的铝，在焊线键合工艺时，在键合压力(bondingforce)的作用下，焊垫会很快被压平造成粗糙表面失效而无法实现增强焊线与焊垫的接着性的效果。同时，由于焊线将其下方的焊垫压扁，在工作时电流仅能从焊线两侧区域进行，这将造成工作时的电流量显著降低；且如果保护层中开口太小或者打线打歪造成焊线临近保护层时，挤压后向外排除的焊垫层下方会将保护层向上掀开或裂开，或者导致焊垫外溢，从而造成品质问题。
技术实现思路
基于此，有必要针对现有技术中的上述问题提供一种半导体结构。为了实现上述目的，一方面，本技术提供了一种半导体结构，包括：支撑层，包括焊盘区域；所述焊盘区域内的所述支撑层具有若干个凹槽；焊垫，位于所述支撑层上，且至少位于所述焊盘区域内，所述焊垫部分嵌入所述凹槽内。上述半导体结构中通过在焊垫下方形成焊盘区域内具有若干个凹槽的支撑层，在焊线键合工艺时即使焊垫平坦且大部分焊垫在键合压力的作用下会被排挤开来，但由于焊垫下方为具有凹槽的支撑层，焊线底部会部分区域陷入凹槽内，使得焊线与焊垫的接触面为凸凹不平状，增大焊线与焊垫的接着性，降低焊线脱落的风险。在其中一个实施例中，所述支撑层为单层结构，所述支撑层包括介质层或聚合物层。在其中一个实施例中，所述凹槽的深度小于等于所述支撑层的厚度。在其中一个实施例中，所述支撑层为叠层结构，所述支撑层包括：第一材料层，所述第一材料层内形成有初始凹槽，所述初始凹槽的深度小于等于所述第一材料层的厚度；第二材料层，位于所述第一材料层的上表面、所述初始凹槽的侧壁及所述初始凹槽的底部；所述第二材料层的厚度小于所述初始凹槽的深度。在其中一个实施例中，所述支撑层为叠层结构，所述支撑层包括：第一材料层；第二材料层，位于所述第一材料层的上表面，所述第二材料层内具有若干个所述凹槽，所述凹槽的深度小于等于所述第二材料层的厚度。在其中一个实施例中，所述第一材料层为介质层且所述第二材料层为聚合物层。在其中一个实施例中，所述第一材料层为聚合物层且所述第二材料层为介质层。在其中一个实施例中，所述半导体结构还包括：基底，所述基底内形成有集成电路；钝化层，位于所述基底的上表面；所述支撑层位于所述钝化层的上表面；重布线层，位于所述支撑层上，且与所述集成电路及所述焊垫相连接；种子层，位于所述支撑层与所述焊垫之间、所述重布线层与所述支撑层之间及所述重布线层与所述集成电路之间；保护层，位于所述支撑层的上表面，且覆盖所述重布线层及所述焊垫；所述保护层内形成有开口，所述开口暴露出所述焊垫；焊线，一端位于所述开口内，且与所述焊垫相连接。在其中一个示例中，所述焊线的底部与所述凹槽的底部具有间距。焊线的底部与凹槽的底部具有间距，可以使得焊线与凹槽底部之间保留有焊垫，工作时，电流除了经由焊线两侧的焊垫流通之外，还可以经由凹槽内的焊垫流通，从而增加工作时的电流量。在其中一个示例中，所述开口下部的所述保护层内具有缺口，以使得所述开口下部的宽度大于所述开口上部的宽度。通过在开口下部的保护层内形成缺口，可以在开口下部形成缓冲空间，缺口可以容纳焊线挤压外排的焊垫，避免保护层向上掀开或裂开，防止焊垫外溢，从而确保产品的品质。附图说明图1为本技术一个实施例中半导体结构的制备方法的流程图；图2至图25为本技术一个实施例中半导体结构的制备方法中各步骤所得结构的截面结构示意图；其中，图20至图25亦为本技术另一个实施例中提供的不同的半导体结构的截面结构示意图。附图标记说明：10支撑层101第一材料层102第二材料层103凹槽104初始凹槽11基底12钝化层13种子层14焊垫15重布线层16保护层161开口162缺口163底层保护层164顶层保护层17焊线18合金层19图形化掩膜层具体实施方式为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。在一个实施例中，如图1所示，本技术一种半导体结构的制备方法，包括以下步骤：S11：形成支撑层，支撑层包括焊盘区域；支撑层的焊盘区域内具有若干个凹槽；S12：至少于支撑层的焊盘区域内形成焊垫，焊垫部分嵌入凹槽内。上述半导体结构的制备方法中，通过在焊垫14下方形成焊盘区域内具有若干个凹槽103的支撑层10，即先形成焊盘区域内具有凹槽103的支撑层10，再于支撑层10的焊盘区域内形成焊垫14，在焊线键合工艺时即使焊垫14平坦且大部分焊垫14在键合压力的作用下会被排挤开来，但由于焊垫14下方为具有凹槽103的支撑层10，焊线底部会部分区域陷入凹槽103内，使得焊线与焊垫14的接触面为凸凹不平状，增大焊线与焊垫14的接着性，降低焊线脱落的风险。在一个示例中，如图2所示，步骤S11之前还包括如下步骤：提供基底11，基底11内形成有集成电路结构(未标示出)；于所述基底11的上表面形成钝化层12；步骤S11中的支撑层10形成于钝化层12的上表面。在一个示例中，基底11可以包括但不仅限于硅衬底。在一个示例中，钝化层12覆盖基底11的上表面。钝化层12可以包括单层结构，也可以为包括多层材料层的叠层结构。钝化层12可以包括但不仅限于氧化硅层、氮化硅层及氮氧化硅层中的至少一者。在一个可选的示例中，支撑层10为单层结构，步骤S11可以包括如下步骤：S111：形成介质层，此时的介质层即为支撑层10，如图2所示，介质层形成于钝化层12的上表面；具体的，可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等形成介质层；介质层可以包括但不仅限于氧化硅层、氮化硅层或氮氧本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n支撑层，包括焊盘区域；所述焊盘区域内的所述支撑层具有若干个凹槽；/n焊垫，位于所述支撑层上，且至少位于所述焊盘区域内，所述焊垫部分嵌入所述凹槽内。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
支撑层，包括焊盘区域；所述焊盘区域内的所述支撑层具有若干个凹槽；
焊垫，位于所述支撑层上，且至少位于所述焊盘区域内，所述焊垫部分嵌入所述凹槽内。


2.根据权利要求1所述的半导体结构，其特征在于，所述支撑层为单层结构，所述支撑层包括介质层或聚合物层。


3.根据权利要求2所述的半导体结构，其特征在于，所述凹槽的深度小于等于所述支撑层的厚度。


4.根据权利要求1所述的半导体结构，其特征在于，所述支撑层为叠层结构，所述支撑层包括：
第一材料层，所述第一材料层内形成有初始凹槽，所述初始凹槽的深度小于等于所述第一材料层的厚度；
第二材料层，位于所述第一材料层的上表面、所述初始凹槽的侧壁及所述初始凹槽的底部；所述第二材料层的厚度小于所述初始凹槽的深度。


5.根据权利要求1所述的半导体结构，其特征在于，所述支撑层为叠层结构，所述支撑层包括：
第一材料层；
第二材料层，位于所述第一材料层的上表面，所述第二材料层内具有若干个所述凹槽，所述凹槽的深度小于等于所述第二材料层的厚度。

【专利技术属性】
技术研发人员：吴秉桓，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34