具有三维电感结构的半导体装置制造方法及图纸

本申请案涉及具有三维电感结构的半导体装置。本文揭示具有电感结构的半导体装置以及相关联系统及方法。在一个实施例中，半导体装置包含衬底及耦合到所述衬底的至少一个电路组件。所述半导体装置可进一步包含由所述衬底承载并且具有交替的第一及第二层的堆叠的电感结构。在一些实施例中，所述第一层包括氧化物材料，且所述第二层各自包含导电材料线圈。所述导电材料线圈可(a)电耦合在一起以形成电感器及(b)电耦合到所述至少一个电路组件。

Semiconductor device with three-dimensional inductive structure

【技术实现步骤摘要】
具有三维电感结构的半导体装置
本技术大体上涉及具有三维(3D)电感结构的半导体装置，并且更特定来说，涉及具有包括垂直堆叠的导电环状物的电感结构的存储器装置。
技术介绍
存储器装置广泛用于存储与例如计算机、无线通信装置、照相机、数字显示器及类似者的各种电子装置有关的信息。通过对存储器单元的不同状态编程来存储信息。存在各种类型的存储器装置，例如非易失性存储器装置(例如，NAND闪存装置)及易失性存储器装置(例如，动态RAM(DRAM)、同步动态RAM(SDRAM)等)。一般来说，改进存储器装置可包含增加存储器单元密度，增加读取/写入速度或以其它方式减少操作等待时间，增加可靠性，增加数据保留，降低功耗或降低制造成本等其它指标。一个此其它指标是减小存储器装置及/或存储器装置的组件的大小或占用面积。制造商通过按比例调整、各种架构决策及/或逻辑优化来实现大小减小。减小存储器装置的大小及/或增加存储器装置的速度或带宽的一个困难是此类改进经常导致信号完整性降低—举例来说，由于存储器装置内的寄生电容随着承载不同电压的导电部件定位成彼此更靠近或者要求其承载更高或更频繁的电压而增加。此寄生电容可降低存储器装置的速度及性能。
技术实现思路
根据本申请案的一个方面，提供一种电感结构。所述电感结构包括：衬底；多个层级，其布置在所述衬底上的堆叠中，其中层级的所述堆叠包含阶梯式部分，所述层级中的个别者包含(a)在所述阶梯式部分处从所述堆叠暴露的外围区，(b)第一层，及(c)在所述第一层上方的第二层，且所述第一层包含电绝缘材料；及多个导电材料环状物，其中所述环形成在所述第二层中的对应者中，且其中所述环状物电耦合在一起以形成电感器。根据本申请案的另一方面，提供一种形成电感结构的方法。所述方法包括：在衬底上形成层级的堆叠，其中所述层级中的个别者包含第一层及在所述第一层上方的第二层；移除所述堆叠的一部分以形成所述堆叠的阶梯式部分，其中所述层级中的个别者包含在所述阶梯式部分处从所述堆叠暴露的外围区；选择性地移除所述第二层的部分；将导电材料沉积在所述第二层的所述移除部分中，以在所述第二层中形成所述导电材料的环状物；以及将所述环状物电耦合在一起以形成电感器。根据本申请案的又一方面，提供一种半导体装置。所述半导体装置包括：衬底；至少一个电路组件，其耦合到所述衬底；及电感结构，其由所述衬底承载，其中所述电感结构包含交替的第一及第二层的堆叠，其中所述第一层包含氧化物材料，其中所述第二层包含导电材料环状物，且其中所述导电材料环状物电耦合到所述至少一个电路组件。附图说明参考所附图式可更好地理解本技术的许多方面。图式中的组件不一定按比例绘制。相反，重点在于清楚地说明本技术的原理。图1A是根据本技术的实施例的包含电感结构的半导体装置的一部分的侧视横截面图。图1B是根据本技术的实施例的图1A中所展示的半导体装置的电感结构的俯视横截面图。图1C是根据本技术的实施例的图1A中所展示的半导体装置的金属化结构的示意图。图2A到2K是说明根据本技术的实施例的制造图1A中所展示的半导体装置的电感结构的方法中的各种阶段的侧横截面图。图3是包含根据本技术的实施例的半导体装置的系统的示意图。具体实施方式下面描述具有电感结构的半导体装置以及相关联系统及方法的若干实施例的特定细节。相关领域的技术人员将认识到，本文描述的方法的合适阶段可在晶片级或裸片级执行。因此，取决于使用它的上下文，术语“衬底”可指晶片级衬底或单切裸片级衬底。此外，除非上下文另有说明，否则本文揭示的结构可使用常规半导体制造技术形成。可例如使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/或其它合适技术来沉积材料。类似地，可例如使用等离子体蚀刻、湿法蚀刻、化学机械平坦化或其它合适的技术来移除材料。相关领域的技术人员还将理解，所述技术可具有额外实施例，并且可在没有下文参考图1A到3描述的实施例的若干细节的情况下实践所述技术。半导体工业的持续目标是增加存储器装置(例如，非易失性存储器装置(例如，NAND闪存装置))的存储器密度(例如，每存储器裸片的存储器单元的数目)。增加非易失性存储器装置中的存储器密度的一种方式是利用垂直存储器阵列架构(“三维(3D)NAND存储器阵列”)。垂直存储器阵列可包含例如延伸通过导电层或结构(例如，字线板，控制栅极板等)的层级中的开口的半导体柱以及半导体柱及导电结构的每一结合部处的电绝缘材料。与具有常规平面(例如，二维)晶体管布置的结构相比，此配置允许通过在衬底上向上(例如，垂直地)构建阵列来将更大的每面积数目的晶体管定位在存储器装置中。此垂直存储器阵列可进一步包含导电结构与存取线(例如，字线)之间的电连接，使得可唯一地选择垂直存储器阵列中的存储器单元用于写入、读取或擦除操作。形成此电连接的一种方法包含在导电结构层级的边缘处形成“阶梯”结构。阶梯结构包含界定导电结构的接触区的个别“阶梯”，导电部件(例如，导电接触件)可定位在所述接触区上以提供对导电结构的电接达。本技术的实施例包含电感结构，其可具有与垂直存储器阵列类似的架构，并且可利用与垂直存储器阵列类似的制造过程。在下文描述的若干实施例中，举例来说，电感结构包含在衬底上的堆叠中布置的多个层级，其中层级中的个别者包含第一层及在第一层上方的第二层。第一层可包括电绝缘材料，例如氧化硅，且第二层可各自包含在其中形成的导电材料(例如，钨)线圈。导电材料线圈可电耦合在一起以形成电感器，并且电感器可电耦合到垂直存储器阵列及/或另一电路组件。本文揭示众多特定细节以提供对本技术的实施例的全面且可行的描述。然而，所属领域的技术人员将理解，所述技术可具有额外实施例，并且可在不具有下文参考图1A到3描述的实施例的若干细节的情况下实践所述技术。举例来说，已经省略所属领域公知的半导体装置的一些细节，以免模糊本技术。一般来说，应该理解，除本文揭示的那些特定实施例之外的各种其它装置及系统可在本技术的范围内。如本文所使用，鉴于图中所展示的定向，术语“垂直”、“横向”、“上”、“下”、“之上”及“之下”可指代半导体装置中的特征的相对方向或位置。举例来说，“上”或“最上”可指代比另一特征更靠近页面顶部定位的特征。然而，这些术语应该被广义地解释为包含具有其它定向的半导体装置，例如倒置或倾斜定向，其中顶部/底部、上方/下方、之上/之下、向上/向下及左/右可取决于定向互换。图1A是根据本技术的实施例的半导体装置1(例如非易失性(例如，NAND闪存)存储器装置)的一部分的侧视横截面图。在所说明实施例中，半导体装置1包含衬底102及由衬底102承载(例如，形成在衬底102上)的电感结构110。衬底102可包含再分布层、内插器、印刷电路板、电介质间隔物、半导体裸片或另一合适衬底。衬底102可进一步承载其它无源及/或有源电路组件(未画出)。在一些实施例中，举例来说，半导体装置1可进一步包含形成在衬底102上的多个3D-NAND存储器阵列。在一些实施例中，3D-NAND存储本文档来自技高网...

【技术保护点】
1.一种电感结构，其包括：/n衬底；/n多个层级，其布置在所述衬底上的堆叠中，其中—/n层级的所述堆叠包含阶梯式部分，/n所述层级中的个别者包含(a)在所述阶梯式部分处从所述堆叠暴露的外围区，(b)第一层，及(c)在所述第一层上方的第二层，且/n所述第一层包含电绝缘材料；及/n多个导电材料环状物，其中所述环形成在所述第二层中的对应者中，且其中所述环状物电耦合在一起以形成电感器。/n

【技术特征摘要】
20181107 US 16/183,0571.一种电感结构，其包括：
衬底；
多个层级，其布置在所述衬底上的堆叠中，其中—
层级的所述堆叠包含阶梯式部分，
所述层级中的个别者包含(a)在所述阶梯式部分处从所述堆叠暴露的外围区，(b)第一层，及(c)在所述第一层上方的第二层，且
所述第一层包含电绝缘材料；及
多个导电材料环状物，其中所述环形成在所述第二层中的对应者中，且其中所述环状物电耦合在一起以形成电感器。


2.根据权利要求1所述的电感结构，其中所述环状物在所述阶梯式部分处可电接达。


3.根据权利要求2所述的电感结构，其进一步包括：
金属化结构；及
多个导电部件，其在所述堆叠的所述阶梯式部分与所述金属化结构之间延伸，其中所述导电部件将所述金属化结构电耦合到所述环状物。


4.根据权利要求3所述的电感结构，其进一步包括在所述堆叠的所述阶梯式部分上方的氧化物材料，其中所述导电部件大体上垂直地延伸通过所述氧化物材料。


5.根据权利要求1所述的电感结构，其中所述环状物中的个别者包含多个平面绕组。


6.根据权利要求1所述的电感结构，其中所述环状物串联电耦合在一起。


7.根据权利要求1所述的电感结构，其中—
所述电绝缘材料是氧化物材料；
所述导电材料是钨；且
所述第二层进一步包含至少部分围绕所述钨的氮化物材料。


8.根据权利要求1所述的电感结构，其中所述多个层级包含一百个以上的层级。


9.一种形成电感结构的方法，所述方法包括：
在衬底上形成层级的堆叠，其中所述层级中的个别者包含第一层及在所述第一层上方的第二层；
移除所述堆叠的一部分以形成所述堆叠的阶梯式部分，其中所述层级中的个别者包含在所述阶梯式部分处从所述堆叠暴露的外围区；
选择性地移除所述第二层的部分；
将导电材料沉积在所述第二层的所述移除部分中，以在所述第二层中形成所述导电材料的环状物；以及
将所述环状物电耦合在一起以形成电感器...

【专利技术属性】
技术研发人员：J·E·戴维斯，K·G·杜斯曼，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US