半导体存储器制造技术

本发明专利技术实施例提供一种半导体存储器，包括：存储阵列；行地址处理单元，用于输出行地址；块地址处理单元，用于输出块地址；列地址处理单元，用于输出列地址；映射因子生成单元，用于产生映射因子，所述映射因子生成单元的输出端连接于所述行地址处理单元的输出端、所述块地址处理单元的输出端和所述列地址处理单元的输出端中的至少一个，以及所述映射因子生成单元的输出端还连接于所述存储阵列；其中，所述存储阵列接收所述映射因子与所述行地址、所述块地址和所述列地址的至少一个进行逻辑处理之后的结果。本发明专利技术实施例的技术方案可以提高存储器的安全性、寿命和可靠性。

【技术实现步骤摘要】
半导体存储器
本专利技术涉及集成电路
，尤其涉及一种半导体存储器。
技术介绍
本部分旨在为权利要求书中陈述的本专利技术的实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。半导体存储装置，例如静态随机存取存储器(StaticRandom-AccessMemory，简称SRAM)、动态随机存取存储器(DynamicRandomAccessMemory，简称DRAM)、只读存储器(Read-OnlyMemory，简称ROM)、闪存等。在DRAM的应用中，随着工艺尺寸越来越小，DRAM的可靠性问题日益突出。DRAM包括字线译码(WLdecoder)电路，需要占用很大的面积。假如DARM在很长的工作时间内，一直在操作同一个地址。为了保证WLdecoder电路的路径功能没有衰退，或减小其路径功能的衰退率(degradation)，则需要在DRAM中增加时序电路，增大器件面积。例如：增加器件的长(length)或宽(width)；添加辅助级联(cascade)管来限制通路上的金属-氧化物-半导体(Metal-Oxi本文档来自技高网...

【技术保护点】
1.一种半导体存储器，其特征在于，包括：/n存储阵列；/n行地址处理单元，用于输出行地址；/n块地址处理单元，用于输出块地址；/n列地址处理单元，用于输出列地址；/n映射因子生成单元，用于产生映射因子，所述映射因子生成单元的输出端连接于所述行地址处理单元的输出端、所述块地址处理单元的输出端和所述列地址处理单元的输出端中的至少一个，以及所述映射因子生成单元的输出端还连接于所述存储阵列；/n其中，所述存储阵列接收所述映射因子与所述行地址、所述块地址和所述列地址的至少一个进行逻辑处理之后的结果。/n

【技术特征摘要】
1.一种半导体存储器，其特征在于，包括：
存储阵列；
行地址处理单元，用于输出行地址；
块地址处理单元，用于输出块地址；
列地址处理单元，用于输出列地址；
映射因子生成单元，用于产生映射因子，所述映射因子生成单元的输出端连接于所述行地址处理单元的输出端、所述块地址处理单元的输出端和所述列地址处理单元的输出端中的至少一个，以及所述映射因子生成单元的输出端还连接于所述存储阵列；
其中，所述存储阵列接收所述映射因子与所述行地址、所述块地址和所述列地址的至少一个进行逻辑处理之后的结果。


2.根据权利要求1所述的半导体存储器，其特征在于，所述映射因子生成单元包括：
随机数产生器，所述随机数产生器的输出端形成所述映射因子生成单元的输出端，以及所述随机数产生器用于产生伪随机数序列；其中，所述映射因子包括所述伪随机数序列；
控制器，连接于所述随机数产生器，用于控制所述随机数产生器产生所述伪随机数序列的时序。


3.根据权利要求1所述的半导体存储器，其特征在于，所述映射因子生成单元包括：
随机数产生器，所述随机数产生器的输入端连接于所述存储阵列，所述随机数产生器的输出端形成所述映射因子生成单元的输出端，以及所述随机数产生器用于在所述半导体存储器上电后，从所述存储阵列读取初始输出数据，并输出所述初始输出数据；其中，所述映射因子包括所述初始输出数据；
控制器，连接于所述随机数产生器，用于控制所述随机数产生器输出所述初始输出数据的时序。


4.根据权利要求1所述的半导体存储器，其特征在于，所述映射因子生成单元包括：
随机数产生器，所述随机数产生器的输入端连接于所述存储阵列，所述随机数产生器的输出端形成所述映射因子生成单元的输出端，以及所述随机数产生器用于从所述存储阵列读取随机输出数据，并输出所述随机输出数据；其中，所述映射因子包括所述随机输出数据；
控制器，连接于所述随机数产生器和所述存储阵列，用于控制所述随机数产生器输出所述初始输出数据的时序，以及用于控制所述半导体存储器的字线关闭，以使所述随机数产生器从所述存储阵列读取所述随机输出数据。


5.根据权利要求1所述的半导体存储器，其特征在于，所述映射因子生成单元包括：
第一随机数产生器，用于产生伪随机数序列；
第二随机数产生器，所述第二随机数产生器的输入端连接于所述存储阵列，以及所述第二随机数产生器用于在所述半导体存储器上电后，从所述存储阵列读取初始输出数据，并输出所述初始输出数据；
第三随机数产生器，连接于所述第一随机数产生器的输出端和所述第二随机数产生器的输出端，所述第三随机数产生器的输出端形成所述映射因子生成单元的输出端，以及所述第三随机数产生器用于将所述伪随机数序列和所述初始输出数据随机混合，并输出混合后数据；其中，所述映射因子包括所述混合后数据；
控制器，连接于所述第一随机数产生器、所述第二随机数产生器和所述第三随机数产生器，用于：控制所述第一随机数产生器产生所述伪随机数序列的时序；控制所述第二随机数产生器输出所述初始输出数据的时序；以及控制所述第三随机数产生器输出所述混合后数据的时序。


6.根据权利要求1所述的半导体存储器，其特征在于，所述映射因子生成单元包括：
第一随机数产生器，用于产生伪随机数序列；
第二随机数产生器，所述第二随机数产生器的输入端连接于所述存储阵列，以及所述第二随机数产生器用于用于从所述存储阵列读取随机输出数据，并输出所述随机输出数据；
第三随机数产生器，连接于所述第一随机数产生器的输出端和所述第二随机数产生器的输出端，所述第三随机数产生器的输出端形成所述映射因子生成单元的输出端，以及所述第三随机数产生器用于将所述伪随机数序列和所述随机输出数据随机混合，并输出混合后数据；其中，所述映射因子包括所述混合后数据；
控制器，连接于所述第一随机数产生器、所述第二随机数产生器和所述第三随机数产生器，用于：控制所述第一随机数产生器产生所述伪随机数序列的时序；控制所述第二随机数产生器输出所述初始输出数据的时序；控制所述半导体存储器的字线关闭，以使所述随机数产生器从所述存储阵列读取所述随机输出数据；以及控制所述第三随机数产生器输出所述混合后数据的时序。


7.根据权利要求5或6所述的半导体存储器，其特征在于，所述控制器包括禁用模块，所述禁用模块连接于所述第一随机数产生器和所述第二随机数产生器，用于禁用所述第一随机数产生器或所述第二随机数产生器。


8.根据权利要求5或6所述的半导体存储器，其特征在于，所述控制器包括设置模块，连接于所述第三随机数产生器，用于将所述第三随机数产生器...

【专利技术属性】
技术研发人员：冀康灵，尚为兵，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34