使用主机存储器缓冲器的数据存储设备及其操作方法技术

一种数据存储设备包括非易失性存储器件、存储控制器和映射控制器。非易失性存储器件存储控制所述数据存储设备的操作的执行代码。存储控制器将来自非易失性存储器件的执行代码上载并存储至包括在外部主机设备中的主机存储器缓冲器，并从主机存储器缓冲器实时下载执行代码，以执行从主机存储器缓冲器下载的执行代码。映射控制器管理映射表，映射表包括执行代码和存储所述执行代码的主机存储器缓冲器的主机地址之间的映射关系。通过将主机存储器缓冲器用作用于控制数据存储设备的操作的执行代码的储存设备来提高访问执行代码的速度并增强数据存储设备的性能。

Data storage device using host memory buffer and its operation method

【技术实现步骤摘要】
使用主机存储器缓冲器的数据存储设备及其操作方法相关申请的交叉引用本申请要求于2018年10月24日在韩国知识产权局提交的韩国专利申请No.10-2018-0127154的优先权，其全部内容通过引用并入本文中。
本文的专利技术构思涉及半导体集成电路，更具体地，涉及使用主机存储器缓冲器的数据存储设备及操作数据存储设备的方法。
技术介绍
用于存储数据的半导体存储器件可以被分为诸如例如可以用作主存储器来运行软件的动态随机存取存储器(DRAM)的易失性存储器件以及诸如例如可以用于存储用户数据的NAND闪存的非易失性存储器件。易失性存储器提供相对较快的读写速度并能够实现字节访问，但是具有易失性和成本高的不足。尽管数据存储设备的成本可以通过减小其中包括的随机可访问存储器的容量来减小，但是这种具有减小的随机可访问存储器容量的数据存储设备的性能是降级的。
技术实现思路
本专利技术构思的实施例提供了一种数据存储设备和操作数据存储设备的方法，能够高效地使用存储器空间。本专利技术构思的实施例提供了一种包括非易失性存储器件、存储控制器和映射控制器的数据存储设备。非易失性存储器件存储控制所述数据存储设备的操作的执行代码。存储控制器将来自非易失性存储器件的执行代码上载并存储至在外部主机设备中包括的主机存储器缓冲器，并且从主机存储器缓冲器实时地下载执行代码并执行从主机存储器缓冲器下载的执行代码。映射控制器管理映射表，映射表包括执行代码和存储所述执行代码的主机存储器缓冲器的主机地址之间的映射关系。本专利技术构思的实施例还提供了一种数据存储设备，包括：非易失性存储器件，配置为存储控制所述数据存储设备的操作的执行代码；安全引擎，配置为对所述执行代码进行编码以生成受保护的执行代码；存储控制器，配置为将所述受保护的执行代码上载并存储至包括在外部主机设备中的主机存储器缓冲器，并从所述主机存储器缓冲器实时下载所述受保护的执行代码以向所述安全引擎提供所下载的受保护的执行代码；以及映射控制器，配置为管理映射表，所述映射表包括执行代码和存储所述受保护的执行代码的所述主机存储器缓冲器的主机地址之间的映射关系。安全引擎还被配置为对所下载的受保护的执行代码进行解码，以提供执行代码。存储控制器还被配置为执行从安全引擎提供的执行代码。本专利技术构思的实施例还提供了一种操作数据存储设备的方法，所述方法包括：由包括在数据存储设备中的存储控制器将执行代码从包括在所述数据存储设备中的非易失性存储器件上载并存储至包括在主机设备中主机存储器缓冲器，其中所述执行代码控制所述数据存储设备的操作；由存储控制器从所述主机存储器缓冲器实时下载执行代码，并执行从所述主机存储器缓冲器下载的执行代码；以及由包括在所述数据存储设备中的映射控制器管理映射表，所述映射表包括执行代码和存储所述执行代码的所述主机存储器缓冲器的主机地址之间的映射关系。根据本专利技术构思的实施例的数据存储设备和操作所述数据存储设备的方法可以通过使用主机存储器缓冲器作为控制所述数据存储设备的操作的执行代码的储存设备，来提高访问执行代码的速度并增强数据存储设备的性能，即使数据存储设备内的内部随机可访问存储器可能是不足的。此外，根据本专利技术构思的实施例的数据存储设备和操作所述数据存储设备的方法可以通过对执行代码进行编码并将受保护的执行代码上载至主机存储器缓冲器，来增强数据存储设备和包括所述数据存储设备的系统的安全性。附图说明根据以下结合附图进行的详细描述，将更清楚地理解本专利技术构思的示例实施例。图1示出了根据本专利技术构思的实施例的包括数据存储设备的系统的框图。图2示出了根据本专利技术构思的实施例的数据存储设备的操作的方法的流程图。图3示出了根据本专利技术构思的实施例的数据存储设备的初始化操作和正常操作的图。图4示出了根据本专利技术构思的实施例的包括数据存储设备的系统的存储器存储状态的图。图5A示出了根据本专利技术构思的实施例的包括在数据存储设备中的映射表的图。图5B示出了描述图5A的映射表的映射关系的图。图6示出了根据本专利技术构思的实施例的包括数据存储设备的系统的存储器存储状态的图。图7示出了根据本专利技术构思的实施例的数据存储设备的初始化操作和正常操作的图。图8A示出了根据本专利技术构思的实施例的包括数据存储设备的系统的存储器存储状态的图。图8B示出了在执行更新操作之后参考图8A描述的所述系统的存储器存储状态的图。图9A示出了根据本专利技术构思的其他实施例的包括数据存储设备的系统的存储器存储状态的图。图9B示出了在执行更新操作之后参考图9A描述的所述系统的存储器存储状态的图。图10示出了根据本专利技术构思的实施例的包括数据存储设备的系统的框图。图11示出了根据本专利技术构思的实施例的数据存储设备的初始化操作和正常操作的图。图12示出了包括在图10的数据存储设备中的安全引擎的框图。图13A示出了图12的安全引擎的加密操作的图。图13B示出了图12的安全引擎的解密操作的图。图14示出了根据本专利技术构思的实施例的包括在图10的数据存储设备中的安全引擎的框图。图15示出了根据本专利技术构思的其他实施例的包括在图10的数据存储设备中的安全引擎的框图。图16示出了根据本专利技术构思的实施例的数据存储设备的掉电操作和加电操作的图。图17示出了根据本专利技术构思的实施例的包括数据存储设备的系统的框图。图18示出了包括在图17的数据存储设备中的非易失性存储器件的等效电路的电路图。图19示出了根据本专利技术构思的实施例的移动设备的框图。具体实施方式下文中将参考附图更全面地描述各种示例实施例。在附图中，相同的附图标记始终表示相同的元件。可以省略重复描述。如在专利技术构思领域中常见的，可以根据执行所描述的一个或多个功能的块来描述和示出实施例。在本文中可以称为单元或模块等的这些块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子部件、有源电子部件、光学部件、硬连线电路等的模拟和/或数字电路物理地实现，并且可以可选地由固件和/或软件驱动。例如，电路可以实现在一个或多个半导体芯片中，或者在诸如印刷电路板等的衬底支撑件上。构成块的电路可以由专用硬件或处理器(例如，一个或多个编程的微处理器和相关联的电路)来实现，或者由用来执行该块的一些功能的专用硬件和用来执行该块的其他功能的处理器的组合来实现。在不脱离本专利技术构思的范围的情况下，实施例的每个块可以物理地分成两个或更多个交互和分立的块。类似地，在不脱离本专利技术构思的范围的情况下，实施例的块可以物理地组合成更复杂的块。图1示出了根据本专利技术构思的实施例的包括数据存储设备的系统的框图。图2示出了根据本专利技术构思的实施例的数据存储设备的操作的方法的流程图。参考图1，系统1000包括主机设备2000和数据存储设备3000。主机设备2000包括主机控制器HCON和主机存储器HMEM。主机控制器HCON可以控制主本文档来自技高网...

【技术保护点】
1.一种数据存储设备，包括：/n非易失性存储器件，配置为存储控制所述数据存储设备的操作的执行代码；/n存储控制器，配置为将来自所述非易失性存储器件的执行代码上载并存储至包括在外部主机设备中的主机存储器缓冲器，并且从所述主机存储器缓冲器实时下载执行代码并执行从所述主机存储器缓冲器下载的执行代码；以及/n映射控制器，配置为管理映射表，所述映射表包括执行代码与存储所述执行代码的所述主机存储器缓冲器的主机地址之间的映射关系。/n

【技术特征摘要】
20181024 KR 10-2018-01271541.一种数据存储设备，包括：
非易失性存储器件，配置为存储控制所述数据存储设备的操作的执行代码；
存储控制器，配置为将来自所述非易失性存储器件的执行代码上载并存储至包括在外部主机设备中的主机存储器缓冲器，并且从所述主机存储器缓冲器实时下载执行代码并执行从所述主机存储器缓冲器下载的执行代码；以及
映射控制器，配置为管理映射表，所述映射表包括执行代码与存储所述执行代码的所述主机存储器缓冲器的主机地址之间的映射关系。


2.根据权利要求1所述的数据存储设备，其中，所述执行代码包括多个代码段，且所述映射控制器被配置为在所述映射表中存储所述多个代码段中的被上载至所述主机存储器缓冲器的上载代码段的主机地址。


3.根据权利要求2所述的数据存储设备，其中，所述存储控制器被配置为在所述数据存储设备的初始化操作期间向所述主机存储器缓冲器上载全部的所述多个代码段。


4.根据权利要求2所述的数据存储设备，其中，所述存储控制器被配置为在所述数据存储设备的初始化操作期间或在完成所述初始化操作之后的正常操作期间，向所述主机存储器缓冲器上载所述多个代码段的一部分。


5.根据权利要求4所述的数据存储设备，其中，所述存储控制器被配置为执行更新操作，以将存储在所述主机存储器缓冲器中的所述多个代码段中的上载部分替换为所述多个代码段中的其他代码段。


6.根据权利要求5所述的数据存储设备，其中，所述映射控制器被配置为在所述映射表中存储优先级信息，所述优先级信息表示所述多个代码段的访问重要性或访问频率。


7.根据权利要求6所述的数据存储设备，其中，所述映射控制器被配置为基于优先级信息，向存储控制器提供所述多个代码段的上载部分中具有最低优先级的上载代码段的地址，用于所述更新操作。


8.根据权利要求2所述的数据存储设备，还包括：作为随机存取存储器的内部存储器，
其中，所述存储控制器被配置为将所述多个代码段中的一部分从所述非易失性存储器件加载并存储至所述内部存储器。


9.根据权利要求8所述的数据存储设备，其中，所述映射控制器被配置为在所述映射表中存储所述多个代码段中的存储在所述内部存储器中的所述部分的内部地址。


10.根据权利要求8所述的数据存储设备，其中，存储在所述主机存储器缓冲器中的所述上载代码段的至少一部分与所述多个代码段中的存储在所述内部存储器中的所述部分重叠。


11.根据权利要求2所述的数据存储设备，还包括：
安全引擎，配置为对所述执行代码进行编码以生成受保护的执行代码，
其中，所述存储控制器被配置为将所述受保护的执行代码上载至所述主机存储器缓冲器。


12.根据权利要求11所述的数据存储设备，其中，所述安全引擎被配置为对从所述主机存储器缓冲器实时下载的所述受保护的执行代码进...

【专利技术属性】
技术研发人员：金眩奭，全镇完，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR