一种以太网生成可编程时钟的方法技术

本发明专利技术公开了一种以太网生成可编程时钟的方法、系统、介质及终端，所述方法包括：根据用户需要设置硬件环境，IP地址和时钟芯片信号；通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出；外部硬件解析以太网发出的参数，并转换为I2C指令后发往多个时钟芯片；时钟芯片接收I2C指令之后，生成指定的时钟输出，操作简单，可以帮助用户很方便地验证，调试IC设计的逻辑正确性，以及调整运行期芯片的速度性能参数，能有效的解决背景技术提出的问题。

【技术实现步骤摘要】
一种以太网生成可编程时钟的方法
本专利技术涉及计算机
，具体为一种以太网生成可编程时钟的方法、系统、介质及终端。
技术介绍
当前,时钟资源是所有IC芯片设计，FPGA原型验证的主要输入资源，芯片的逻辑功能需要在外部时钟的激励下才能正常运行。通常情况下，用户需要为他的芯片设计专门配置一个或多个固定频率的晶振或单片机。当用到其他不同的时钟频率，需要进行物理上的不同晶振更换或单片机更换。但是该方法不能支持不同时钟频率的动态配置，对一些高级的时钟特征参数(比如，相位，占空比)不能配置。当进行不同晶振或单片机更换配置时，必须要求用户在芯片运行现场操作，频率没法回读检测手段等，非常不方便。而现有技术中一般通过手动插入或焊接不同晶振来提供芯片设计所需要的不同时钟频率，但是因为需要人工操作，容易造成接触不良或虚焊,导致设计运行不正确或不稳定；又或者通过一些时钟芯片厂家提供的单片机工具，动态生成输出不同频率的时钟，但是这种方式由于运行于厂家特定的单片机环境，不利于功能扩展，不能使用其他更高精度的时钟芯片。
技术实现思路
为了克服现有技术方案的不足，本专利技术提供一种以太网生成可编程时钟的方法、系统、介质及终端，可以帮助用户很方便地验证，调试IC设计的逻辑正确性，以及调整运行期芯片的速度性能参数，能有效的解决
技术介绍
提出的问题。本专利技术解决其技术问题所采用的技术方案是：一种以太网生成可编程时钟的方法，包括：根据用户需要设置硬件环境，IP地址和时钟芯片信号；通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出；外部硬件解析以太网发出的参数，并转换为I2C指令后发往多个时钟芯片；时钟芯片接收I2C指令之后，生成指定的时钟输出。进一步地，所述硬件环境包括计算机，单片机或FPGA，I2C接口的时钟芯片。进一步地，所述外部硬件解析以太网发出的参数，并转换为I2C指令后发往时钟芯片的过程中，通过I2C指令物理链路扩展连接多个厂家时钟芯片。进一步地，所述以太网向外部发出的时钟参数通过以太网加密传输。进一步地，所述时钟生成参数包括频率，相位和数量，生成时钟的频率范围为0.01KHz到650MHz。进一步地，在生成指定的时钟输出之后，还包括输出当前生成的时钟到FPGA或单片机。进一步地，输出当前生成的时钟到FPGA或单片机之后，计算机软件通过以太网获取反馈时钟，实时计算出当前运行期的参数信息。一种以太网生成可编程时钟的系统，包括：设置模块，用于根据用户需要设置硬件环境，IP地址和时钟芯片信号；参数生成与发送模块，用于通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出；转换模块，用于通过外部硬件解析以太网发出的参数，并转换为I2C指令后发往多个时钟芯片；时钟生成模块，用于在时钟芯片接收I2C指令之后，生成指定的时钟输出。本专利技术提供一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的方法。本专利技术提供一种终端，包括：处理器及存储器；所述存储器用于存储计算机程序；所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方法。与现有技术相比，本专利技术的有益效果是：本专利技术通过以太网来配置业界常用的I2C接口的可编程时钟芯片，使之在几秒钟内快速地对远程的芯片,或者FPGA开发板上编程输出时钟，可以选择生成多个频率范围从0.01KHz到650MHz的高精度相位可调时钟，来满足IC设计的外部时钟需要。同时，支持运行期时钟的回读检测机制。该方法简单易用，帮助用户很方便地验证，调试IC设计的逻辑正确性，以及调整运行期芯片的速度性能参数，提供生成时钟的动态回读功能，方便用户了解时钟生成的真实参数信息。附图说明图1为本专利技术的方法整体工作过程示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，本专利技术提供了一种以太网生成可编程时钟的方法，包括：根据用户需要设置硬件环境，IP地址和时钟芯片信号；通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出；外部硬件解析以太网发出的参数，并转换为I2C指令后发往多个时钟芯片；时钟芯片接收I2C指令之后，生成指定的时钟输出。所述硬件环境包括计算机，单片机或FPGA，I2C接口的时钟芯片。所述外部硬件解析以太网发出的参数，并转换为I2C指令后发往时钟芯片的过程中，通过I2C指令物理链路扩展连接多个厂家时钟芯片。所述以太网向外部发出的时钟参数通过以太网加密传输。所述时钟生成参数包括频率，相位和数量，生成时钟的频率范围为0.01KHz到650MHz。进一步的，为了方便用户了解时钟生成的真实参数，提供生成时钟的动态回读功能，即在生成指定的时钟输出之后，输出当前生成的时钟到FPGA或单片机，在输出当前生成的时钟到FPGA或单片机之后，计算机软件通过以太网获取反馈时钟，实时计算出当前运行期的参数信息。本专利技术通过以太网来配置业界常用的I2C接口的可编程时钟芯片，使之在几秒钟内快速地对远程的芯片,或者FPGA开发板上编程输出时钟，可以选择生成多个频率范围从0.01KHz到650MHz的高精度相位可调时钟，来满足IC设计的外部时钟需要。同时，支持运行期时钟的回读检测机制。该方法简单易用，帮助用户很方便地验证，调试IC设计的逻辑正确性，以及调整运行期芯片的速度性能参数，提供生成时钟的动态回读功能，方便用户了解时钟生成的真实参数信息。本专利技术提供了一种以太网生成可编程时钟的系统，包括：设置模块，用于根据用户需要设置硬件环境，IP地址和时钟芯片信号；参数生成与发送模块，用于通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出；转换模块，用于通过外部硬件解析以太网发出的参数，并转换为I2C指令后发往多个时钟芯片；时钟生成模块，用于在时钟芯片接收I2C指令之后，生成指定的时钟输出。本专利技术的存储介质上存储有计算机程序，该程序被处理器执行时实现上述的方法。所述存储介质包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。本专利技术的终端，包括处理器及存储器。所述存储器用于存储计算机程序。优选地，所述存储器包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。所述处理器与所述存储器相连，用于执行所述存储器存储的计算机程序，以使所述终端执行上述的方本文档来自技高网...

【技术保护点】
1.一种以太网生成可编程时钟的方法，其特征在于，包括：/n根据用户需要设置硬件环境，IP地址和时钟芯片信号；/n通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出；/n外部硬件解析以太网发出的参数，并转换为I2C指令后发往多个时钟芯片；/n时钟芯片接收I2C指令之后，生成指定的时钟输出。/n

【技术特征摘要】
1.一种以太网生成可编程时钟的方法，其特征在于，包括：
根据用户需要设置硬件环境，IP地址和时钟芯片信号；
通过I2C协议控制时钟芯片控制并生成多个参数，收集时钟生成参数，并连接计算机的以太网向外部发出；
外部硬件解析以太网发出的参数，并转换为I2C指令后发往多个时钟芯片；
时钟芯片接收I2C指令之后，生成指定的时钟输出。


2.根据权利要求1所述的一种以太网生成可编程时钟的方法，其特征在于：所述硬件环境包括计算机，单片机或FPGA，I2C接口的时钟芯片。


3.根据权利要求1所述的一种以太网生成可编程时钟的方法，其特征在于：所述外部硬件解析以太网发出的参数，并转换为I2C指令后发往时钟芯片的过程中，通过I2C指令物理链路扩展连接多个厂家时钟芯片。


4.根据权利要求1所述的一种以太网生成可编程时钟的方法，其特征在于：所述以太网向外部发出的时钟参数通过以太网加密传输。


5.根据权利要求1所述的一种以太网生成可编程时钟的方法，其特征在于：所述时钟生成参数包括频率，相位和数量，生成时钟的频率范围为0.01KHz到650MHz。


6.根据权利要求1所述的一种以太网生成...

【专利技术属性】
技术研发人员：张吉锋，谢雪辉，李川，曹叶，
申请(专利权)人：思尔芯上海信息科技有限公司，
类型：发明
国别省市：上海;31